內(nèi)核設(shè)計(jì) 文章進(jìn)入內(nèi)核設(shè)計(jì)技術(shù)社區(qū)

明導(dǎo)：轉(zhuǎn)向使用即插即用的分層 DFT 的好處

Mentor Graphics近日發(fā)布一份題為《轉(zhuǎn)向使用即插即用的分層 DFT 的好處》的研究報(bào)告。一、背景傳統(tǒng)的全芯片 ATPG 正日漸衰退，對(duì)于許多現(xiàn)有的和未來(lái)的集成芯片器件來(lái)說(shuō)，一項(xiàng)主要挑戰(zhàn)就是如何為龐大數(shù)量的設(shè)計(jì)創(chuàng)建測(cè)
關(guān)鍵字：明導(dǎo) 分層DFT 內(nèi)核設(shè)計(jì)

與傳統(tǒng)投片實(shí)現(xiàn)ASIC相比，F(xiàn)PGA具有實(shí)現(xiàn)速度快、風(fēng)險(xiǎn)小、可編程、可隨時(shí)更改升級(jí)等一系列優(yōu)點(diǎn)，因而得到了越米越廣泛的應(yīng)用。MCS-51應(yīng)用時(shí)間長(zhǎng)、范圍廣，相關(guān)的軟硬件資源豐富，因而往往在FPGA應(yīng)用中嵌人MCS-51內(nèi)核作為微控制器。但是傳統(tǒng)MCS-51的指令效率太低，每個(gè)機(jī)器周期高達(dá)12時(shí)鐘周期，因此必須對(duì)內(nèi)核加以改進(jìn)，提高指令執(zhí)行速度和效率，才能更好地滿足FPGA的應(yīng)用。通過(guò)對(duì)傳統(tǒng)MCS-51單片機(jī)指令時(shí)序和體系結(jié)構(gòu)的分析，使用VHDL語(yǔ)言采用自頂向下的設(shè)計(jì)方法重新設(shè)計(jì)了一個(gè)高效的微控制器內(nèi)核
關(guān)鍵字： FPGA 單片機(jī) 內(nèi)核設(shè)計(jì) 嵌入式系統(tǒng) 微處理器

共2條 1/1 1

您好，目前還沒有人創(chuàng)建詞條內(nèi)核設(shè)計(jì)!
歡迎您創(chuàng)建該詞條，闡述對(duì)內(nèi)核設(shè)計(jì)的理解，并與今后在此搜索內(nèi)核設(shè)計(jì)的朋友們分享。創(chuàng)建詞條