首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 可測性設計

一種安全可控的SoC可測性設計

  • 提出了一種安全可控的可測性設計DFT（Design For Test）。DFT既能夠完成對SoC的測試，又能保障SoC自身敏感信息和關(guān)鍵技術(shù)的安全。
  • 關(guān)鍵字： SoC  可測性設計  信息安全  

嵌入式存儲器的測試及可測性設計研究

  • 引言 近年來，消費者對電子產(chǎn)品的更高性能和更小尺寸的要求持續(xù)推動著SoC（系統(tǒng)級芯片）產(chǎn)品集成水平的提高，并促使其具有更多的功能和更好的性能。要繼續(xù)推動這種無止境的需求以及繼續(xù)解決器件集成領域的挑戰(zhàn)，最
  • 關(guān)鍵字： 嵌入式存儲器  測試  可測性設計    

一種針對多級串聯(lián)模擬電路的可測性設計技術(shù)

  • 摘要：隨著集成電路的發(fā)展，測試難度的增加，可測試性設計也越來越重要。針對串聯(lián)結(jié)構(gòu)的模擬電路提出一種可測性設計結(jié)構(gòu)，該結(jié)構(gòu)大大提高了電路內(nèi)系統(tǒng)模塊的可測試性，減少了需要額外引出的I／O數(shù)，同時不隨內(nèi)部模塊
  • 關(guān)鍵字： 多級  串聯(lián)  模擬電路  可測性設計    

一款雷達芯片的基于掃描路徑法可測性設計

  • 針對一款雷達芯片電路采用基于掃描路徑法的可測性設計，在設計過程中采用時鐘復用技術(shù)、IP隔離技術(shù)，以及針對具體的時鐘產(chǎn)生電路采用了其他特殊處理技術(shù)；通過采用多種恰當有效的可測性設計策略后，大大提高了該芯片電路可測性設計的故障覆蓋率，最終其測試覆蓋率可達到97％，完全滿足設計指標的要求。
  • 關(guān)鍵字： 雷達芯片  可測性設計  路徑    

基于SRAM的FPGA連線資源的一種可測性設計

  • 本文提出在FPGA芯片內(nèi)插入多條移位寄存器鏈的方法，可使測試開關(guān)盒連線資源的時問比傳統(tǒng)的測試方法和已有的一種方法時間上減少了99％以上，大大降低了測試的時間，降低了測試成本，并且消耗的硬件面積比大約在5％左右，在可接受的范圍內(nèi)。
  • 關(guān)鍵字： SRAM  FPGA  資源  可測性設計    
共5條 1/1 1

可測性設計介紹

您好，目前還沒有人創(chuàng)建詞條可測性設計!
歡迎您創(chuàng)建該詞條，闡述對可測性設計的理解，并與今后在此搜索可測性設計的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473