首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 同步開(kāi)關(guān)噪聲

PCB上FPGA的同步開(kāi)關(guān)噪聲分析

  • 如今CMOS技術(shù)讓一塊FPGA器件可以擁有多個(gè)I/O接口。同時(shí)，近幾年，低功耗已開(kāi)始成為高速I/O接口的主流概念。降低功耗最有效的途徑就是降低電壓，而電壓降低就會(huì)導(dǎo)致I/O接口所允許的噪聲余量變小。因此，對(duì)FPGA用
  • 關(guān)鍵字： FPGA  PCB  同步開(kāi)關(guān)噪聲  分析    
共1條 1/1 1

同步開(kāi)關(guān)噪聲介紹

您好，目前還沒(méi)有人創(chuàng)建詞條同步開(kāi)關(guān)噪聲!
歡迎您創(chuàng)建該詞條，闡述對(duì)同步開(kāi)關(guān)噪聲的理解，并與今后在此搜索同步開(kāi)關(guān)噪聲的朋友們分享。    創(chuàng)建詞條

熱門主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473