首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 圖像縮放

基于FPGA的固定倍率圖像縮放的實現(xiàn)

  • 基于FPGA硬件實現(xiàn)固定倍率的圖像縮放，將2維卷積運算分解成2次1維卷積運算，對輸入原始圖像像素先進行行方向的卷積，再進行列方向的卷積，從而得到輸出圖像像素。把圖像縮放過程設(shè)計為一個單元體的循環(huán)過程，在單元體內(nèi)部，事先計算出卷積系數(shù)。降低了FPGA設(shè)計的復(fù)雜性，提高了圖像縮放算法的運算速度，增強了系統(tǒng)的實時性，已經(jīng)應(yīng)用于某款航空電子產(chǎn)品中，應(yīng)用效果良好。
  • 關(guān)鍵字： 圖像縮放  卷積運算  FPGA  
共1條 1/1 1

圖像縮放介紹

您好，目前還沒有人創(chuàng)建詞條圖像縮放!
歡迎您創(chuàng)建該詞條，闡述對圖像縮放的理解，并與今后在此搜索圖像縮放的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473