首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 地線設(shè)計

電路設(shè)計寶典：輕松開啟PCB設(shè)計之門

  • 電路設(shè)計寶典：輕松開啟PCB設(shè)計之門-PCB設(shè)計是電子工程師最基本技能，同時也是最重要的技能之一。PCB線路的轉(zhuǎn)角、長短、EMI、阻抗等因素時時刻刻影響著電路板的工作性能。本文為工程師總結(jié)了在PCB設(shè)計當(dāng)中應(yīng)該注意的幾個重要問題，為工程師PCB設(shè)計提供參考。
  • 關(guān)鍵字： 地線設(shè)計  PCB走線  PCB設(shè)計  

地線設(shè)計及機殼地與數(shù)字地、模擬地的關(guān)系

  • 地線設(shè)計及機殼地與數(shù)字地、模擬地的關(guān)系-在電子設(shè)備中，接地是抑制噪聲的重要方法。如能將接地和屏蔽正確結(jié)合起來使用，可解決大部分噪聲問題。電子設(shè)備中地線結(jié)構(gòu)大致分為-系統(tǒng)地，機殼地（屏蔽地），數(shù)字地（邏輯地）和電源模擬地等。
  • 關(guān)鍵字： 地線設(shè)計  機殼地  數(shù)字地  模擬地  

電源線與地線設(shè)計

  • 在布線前要謹(jǐn)慎布局，各器件在電路板上布局應(yīng)符合相應(yīng)的設(shè)計原則。晶振應(yīng)盡量靠近芯片，芯片濾波的電容應(yīng)離...
  • 關(guān)鍵字： 電源線  地線設(shè)計  

PCB中防止共阻抗干擾的地線設(shè)計

  • 電子電路中，共阻抗干擾對電路的正常工作帶來很大影響。在PCB電路設(shè)計中，尤其在高頻電路的PCB設(shè)計中，必須防止地線的共阻抗所帶來的影響。通過對共阻抗干擾形式的分析，詳細(xì)介紹一點接地在電子電路中，特別是在高頻
  • 關(guān)鍵字： PCB  防止  地線設(shè)計  阻抗    
共4條 1/1 1

地線設(shè)計介紹

您好，目前還沒有人創(chuàng)建詞條地線設(shè)計!
歡迎您創(chuàng)建該詞條，闡述對地線設(shè)計的理解，并與今后在此搜索地線設(shè)計的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473