首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> 堆疊硅片互聯(lián)

賽靈思全球首發(fā)堆疊硅片互聯(lián)技術(shù)

  • 　　日前，賽靈思公司 (Xilinx, Inc.)宣布推出業(yè)界首項(xiàng)堆疊硅片互聯(lián)技術(shù)，即通過在單個(gè)封裝中集成多個(gè) FPGA 芯片，實(shí)現(xiàn)突破性的容量、帶寬和功耗優(yōu)勢(shì)，以滿足那些需要高密度晶體管和邏輯，以及需要極大的處理能力和帶寬性能的市場(chǎng)應(yīng)用。通過采用3D封裝技術(shù)和硅通孔 (TSV) 技術(shù)，賽靈思28nm 7系列FPGA目標(biāo)設(shè)計(jì)平臺(tái)所能滿足的的資源需求，是最大單芯片 FPGA 所能達(dá)到的兩倍。
  • 關(guān)鍵字： 賽靈思  堆疊硅片互聯(lián)  

賽靈思全球首發(fā)堆疊硅片互聯(lián)技術(shù)

  • 　　10月， Xilinx宣布推出業(yè)界首項(xiàng)堆疊硅片互聯(lián)技術(shù)，即通過在單個(gè)封裝中集成多個(gè) FPGA 芯片，提升容量和帶寬，同時(shí)降低功耗，以滿足那些需要高密度晶體管和邏輯，以及需要極大的處理能力和帶寬性能的市場(chǎng)應(yīng)用。此次在TSMC代工的28nm 7系列FPGA通過采用3D封裝技術(shù)和硅通孔 (TSV) 技術(shù)，實(shí)現(xiàn)了最大單芯片 FPGA 所能達(dá)到的兩倍功能。 　　
  • 關(guān)鍵字： 賽靈思  堆疊硅片互聯(lián)  

賽靈思堆疊硅片互聯(lián)技術(shù)深度解密

  • 1.賽靈思今天宣布推出什么產(chǎn)品？賽靈思采用了稱之為“堆疊硅片互聯(lián)技術(shù)”的3D封裝方法，該技術(shù)采用無源芯...
  • 關(guān)鍵字： 3D封裝  堆疊硅片互聯(lián)  賽靈思  
共3條 1/1 1

堆疊硅片互聯(lián)介紹

您好，目前還沒有人創(chuàng)建詞條堆疊硅片互聯(lián)!
歡迎您創(chuàng)建該詞條，闡述對(duì)堆疊硅片互聯(lián)的理解，并與今后在此搜索堆疊硅片互聯(lián)的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473