處理器設(shè)計(jì)驗(yàn)證 文章 進(jìn)入處理器設(shè)計(jì)驗(yàn)證技術(shù)社區(qū)

芯華章聯(lián)手芯來(lái)科技提升RISC-V處理器設(shè)計(jì)驗(yàn)證

• 近日，芯華章科技正式宣布與國(guó)內(nèi)RISC-V處理器IP供應(yīng)商芯來(lái)科技達(dá)成戰(zhàn)略合作。芯來(lái)科技將正式采用芯華章自主研發(fā)的新一代智能驗(yàn)證系統(tǒng)穹景 (GalaxPSS)及數(shù)字仿真器穹鼎 (GalaxSim)等系列EDA驗(yàn)證產(chǎn)品，加速新一代復(fù)雜RISC-V處理器IP的設(shè)計(jì)研發(fā)。目前復(fù)雜CPU IP由于集成度高，其中各種模塊互聯(lián)復(fù)雜、測(cè)試功能點(diǎn)繁多，如果僅僅依靠工程師手寫(xiě)各種測(cè)試用例，驗(yàn)證周期冗長(zhǎng)且效率低下。在高性能CPU設(shè)計(jì)的復(fù)雜場(chǎng)景下，單靠UVM也很難真正高效地產(chǎn)生有針對(duì)性的場(chǎng)景激勵(lì)，且不同工具間兼容性差，極大限制
• 關(guān)鍵字： 芯華章  芯來(lái)科技  RISC-V  處理器設(shè)計(jì)驗(yàn)證