首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 小腳丫

Altera MAX10: 交通燈控制

  • 簡易交通燈：本節(jié)將向您介紹Verilog語法之中的精髓內(nèi)容——狀態(tài)機(jī)，并且將利用狀態(tài)機(jī)實現(xiàn)十字路口的交通燈。====硬件說明與實現(xiàn)項目框圖====上圖為十字路口交通示意圖分之路與主路，要求如下：交通燈主路上綠燈持續(xù)15s的時間，黃燈3s的時間，紅燈10s的時間；交通燈支路上綠燈持續(xù)7s的時間， 黃燈持續(xù)3秒的時間，紅燈18秒的時間；根據(jù)上述要求，狀態(tài)機(jī)設(shè)計框架分析如下：S1:主路綠燈點(diǎn)亮，支路紅燈點(diǎn)亮，持續(xù)15s的時間；S2:主路黃燈點(diǎn)亮，支路紅燈點(diǎn)亮，持續(xù)3s的時間；S3:主路紅燈點(diǎn)亮，支路綠燈點(diǎn)亮，持
  • 關(guān)鍵字： 交通燈  狀態(tài)機(jī)  FPGA  Lattice Diamond  小腳丫  

Lattice MXO2: 交通燈控制

  • 簡易交通燈：本節(jié)將向您介紹Verilog語法之中的精髓內(nèi)容——狀態(tài)機(jī)，并且將利用狀態(tài)機(jī)實現(xiàn)十字路口的交通燈。硬件說明與實現(xiàn)項目框圖上圖為十字路口交通示意圖分之路與主路，要求如下： * 交通燈主路上綠燈持續(xù)15s的時間，黃燈3s的時間，紅燈10s的時間； * 交通燈支路上綠燈持續(xù)7s的時間， 黃燈持續(xù)3秒的時間，紅燈18秒的時間；根據(jù)上述要求，狀態(tài)機(jī)設(shè)計框架分析如下： * S1:主路綠燈點(diǎn)亮，支路紅燈點(diǎn)亮，持續(xù)15s的時間； * S2:主路黃燈點(diǎn)亮，支路紅燈點(diǎn)亮，持續(xù)3s的時間； * S3:主路紅燈點(diǎn)亮，支
  • 關(guān)鍵字： 交通燈  狀態(tài)機(jī)  FPGA  Lattice Diamond  小腳丫  

Lattice MXO2: LED呼吸燈

  • 呼吸燈：本節(jié)，我們將通過脈寬調(diào)制技術(shù)來實現(xiàn)“呼吸燈”，實現(xiàn)LED的亮度由最暗逐漸增加到最亮，再逐漸變暗的過程。 脈沖寬度調(diào)制(PWM:Pulse Width Modulation)，簡稱脈寬調(diào)制。它是利用微控制器的數(shù)字輸出調(diào)制實現(xiàn)，是對模擬電路進(jìn)行控制的一種非常有效的技術(shù)，廣泛應(yīng)用于測量、通信、功率控制與變換等眾多領(lǐng)域。硬件說明呼吸燈的設(shè)計較為簡單，我們使用12MHz的系統(tǒng)時鐘作為高頻信號做分頻處理，調(diào)整占空比實現(xiàn)PWM，通過LED燈LD1指示輸出狀態(tài)。實現(xiàn)原理如上圖所示，脈沖信號的周期為T，高電平脈沖寬
  • 關(guān)鍵字： 呼吸燈  FPGA  Lattice Diamond  小腳丫  

Altera MAX10: 計時控制

  • 計時控制在之前的實驗中我們掌握了如何進(jìn)行時鐘分頻、如何進(jìn)行數(shù)碼管顯示與按鍵消抖的處理，那么在本節(jié)實驗之中，我們將會實現(xiàn)一個籃球賽場上常見的24秒計時器。====硬件說明====在之前的實驗中我們?yōu)樽x者詳細(xì)介紹過小腳丫MXO2板卡上的按鍵、數(shù)碼管、LED等硬件外設(shè)，在此不再贅述。本節(jié)將實現(xiàn)由數(shù)碼管作為顯示模塊，按鍵作為控制信號的輸入(包含復(fù)位信號和暫停信號)，Altera MAX10作為控制核心的籃球讀秒系統(tǒng)，實現(xiàn)框圖如下：====Verilog代碼====// *****************
  • 關(guān)鍵字： 計時器  FPGA  Lattice Diamond  小腳丫  

Lattice MXO2: 計時控制

  • Warning: file_get_contents(https://www.eetree.cn/wiki/_media/%E8%AE%A1%E6%97%B6%E5%99%A8%E6%A1%86%E5%9B%BE.png?w=800&tok=0acdce): failed to open stream: HTTP request failed! HTTP/1.1 403 Forbidden in /var/www/html/www.edw.com.cn/www/rootapp/controll
  • 關(guān)鍵字： 計時器  FPGA  Lattice Diamond  小腳丫  

Altera MAX10: 按鍵消抖

  • 按鍵消抖在之前的實驗中我們學(xué)習(xí)了如何用按鍵作為FPGA的輸入控制，在本實驗中將學(xué)習(xí)如何進(jìn)行按鍵消抖，用按鍵完成更多的功能。====硬件說明====按鍵是一種常用的電子開關(guān)，電子設(shè)計中不可缺少的輸入設(shè)備。當(dāng)按下時使開關(guān)導(dǎo)通，松開時則開關(guān)斷開，內(nèi)部結(jié)構(gòu)是靠金屬彈片來實現(xiàn)通斷。按鍵抖動的原理抖動的產(chǎn)生 ：通常的按鍵所用的開關(guān)為機(jī)械彈性開關(guān)，當(dāng)機(jī)械觸點(diǎn)斷開、閉合時，由于機(jī)械觸點(diǎn)的彈性作用，一個按鍵開關(guān)在閉合時不會馬上穩(wěn)定地接通，在斷開時也不會一下子斷開。因而在閉合及斷開的瞬間均伴隨有一連串的抖動，為了不產(chǎn)生這種現(xiàn)
  • 關(guān)鍵字： 消抖  FPGA  Lattice Diamond  小腳丫  

Lattice MXO2: 按鍵消抖

  • 按鍵消抖在之前的實驗中我們學(xué)習(xí)了如何用按鍵作為FPGA的輸入控制，在本實驗中將學(xué)習(xí)如何進(jìn)行按鍵消抖，用按鍵完成更多的功能。硬件說明按鍵是一種常用的電子開關(guān)，電子設(shè)計中不可缺少的輸入設(shè)備。當(dāng)按下時使開關(guān)導(dǎo)通，松開時則開關(guān)斷開，內(nèi)部結(jié)構(gòu)是靠金屬彈片來實現(xiàn)通斷。按鍵抖動的原理抖動的產(chǎn)生 ：通常的按鍵所用的開關(guān)為機(jī)械彈性開關(guān)，當(dāng)機(jī)械觸點(diǎn)斷開、閉合時，由于機(jī)械觸點(diǎn)的彈性作用，一個按鍵開關(guān)在閉合時不會馬上穩(wěn)定地接通，在斷開時也不會一下子斷開。因而在閉合及斷開的瞬間均伴隨有一連串的抖動，為了不產(chǎn)生這種現(xiàn)象而作的措施就是
  • 關(guān)鍵字： 消抖  FPGA  Lattice Diamond  小腳丫  

Altera MAX10: LED流水燈

  • 在時鐘分頻實驗中我們練習(xí)了如何處理時鐘，接下來我們要學(xué)習(xí)如何利用時鐘來完成時序邏輯。====硬件說明====流水燈實現(xiàn)是很常見的一個實驗，雖然邏輯比較簡單，但是里面也包含了實現(xiàn)時序邏輯的基本思想。要用FPGA實現(xiàn)流水燈有很多種方法，在這里我們會用兩種不同的方法實現(xiàn)。1，模塊化設(shè)計：在之前的實驗中我們做了3-8譯碼器和時鐘分頻，如果把這兩個結(jié)合起來，我們就能搭建一個自動操作的流水LED顯示?？驁D如下：2，循環(huán)賦值：這是一種很簡潔的實現(xiàn)流水燈效果邏輯，就是定義一個8位的變量，在每個時鐘上升沿將最低位賦值給最高
  • 關(guān)鍵字： 流水燈  FPGA  Lattice Diamond  小腳丫  

Lattice MXO2: LED流水燈

  • 在時鐘分頻實驗中我們練習(xí)了如何處理時鐘，接下來我們要學(xué)習(xí)如何利用時鐘來完成時序邏輯。硬件說明流水燈實現(xiàn)是很常見的一個實驗，雖然邏輯比較簡單，但是里面也包含了實現(xiàn)時序邏輯的基本思想。要用FPGA實現(xiàn)流水燈有很多種方法，在這里我們會用兩種不同的方法實現(xiàn)。1，模塊化設(shè)計：在之前的實驗中我們做了3-8譯碼器和時鐘分頻，如果把這兩個結(jié)合起來，我們就能搭建一個自動操作的流水LED顯示?？驁D如下：2，循環(huán)賦值：這是一種很簡潔的實現(xiàn)流水燈效果邏輯，就是定義一個8位的變量，在每個時鐘上升沿將最低位賦值給最高位，其他位右移一
  • 關(guān)鍵字： 流水燈  FPGA  Lattice Diamond  小腳丫  

Altera MAX10: 時鐘分頻

  • 時鐘分頻在之前的實驗中我們已經(jīng)熟悉了小腳丫的各種外設(shè)，掌握了verilog的組合邏輯設(shè)計，接下來我們將學(xué)習(xí)時序邏輯的設(shè)計。====硬件說明====時鐘信號的處理是FPGA的特色之一，因此分頻器也是FPGA設(shè)計中使用頻率非常高的基本設(shè)計之一。一般在FPGA中都有集成的鎖相環(huán)可以實現(xiàn)各種時鐘的分頻和倍頻設(shè)計，但是通過語言設(shè)計進(jìn)行時鐘分頻是最基本的訓(xùn)練，在對時鐘要求不高的設(shè)計時也能節(jié)省鎖相環(huán)資源。在本實驗中我們將實現(xiàn)任意整數(shù)的分頻器，分頻的時鐘保持50%占空比。1，偶數(shù)分頻：偶數(shù)倍分頻相對簡單，比較容易理解。通
  • 關(guān)鍵字： 時序邏輯  時鐘分頻  FPGA  Lattice Diamond  小腳丫  

Lattice MXO2: 時鐘分頻

  • 時鐘分頻在之前的實驗中我們已經(jīng)熟悉了小腳丫的各種外設(shè)，掌握了verilog的組合邏輯設(shè)計，接下來我們將學(xué)習(xí)時序邏輯的設(shè)計。硬件說明時鐘信號的處理是FPGA的特色之一，因此分頻器也是FPGA設(shè)計中使用頻率非常高的基本設(shè)計之一。一般在FPGA中都有集成的鎖相環(huán)可以實現(xiàn)各種時鐘的分頻和倍頻設(shè)計，但是通過語言設(shè)計進(jìn)行時鐘分頻是最基本的訓(xùn)練，在對時鐘要求不高的設(shè)計時也能節(jié)省鎖相環(huán)資源。在本實驗中我們將實現(xiàn)任意整數(shù)的分頻器，分頻的時鐘保持50%占空比。1，偶數(shù)分頻：偶數(shù)倍分頻相對簡單，比較容易理解。通過計數(shù)器計數(shù)是完
  • 關(guān)鍵字： 時序邏輯  時鐘分頻  FPGA  Lattice Diamond  小腳丫  

Altera MAX10: 2位7段數(shù)碼管顯示

  • 數(shù)碼管顯示本實驗將會讓你熟悉小腳丫上最后一種有意思的外設(shè)七段數(shù)碼管。====硬件說明====數(shù)碼管是工程設(shè)計中使用很廣的一種顯示輸出器件。一個7段數(shù)碼管（如果包括右下的小點(diǎn)可以認(rèn)為是8段）分別由a、b、c、d、e、f、g位段和表示小數(shù)點(diǎn)的dp位段組成。實際是由8個LED燈組成的，控制每個LED的點(diǎn)亮或熄滅實現(xiàn)數(shù)字顯示。通常數(shù)碼管分為共陽極數(shù)碼管和共陰極數(shù)碼管，結(jié)構(gòu)如下圖所示：圖1 共陽極、共陰極數(shù)碼管共陰8段數(shù)碼管的信號端低電平有效，而共陽端接高電平有效。當(dāng)共陽端接高電平時只要在各個位段上加上相應(yīng)的低電平
  • 關(guān)鍵字： 數(shù)碼管  FPGA  Lattice Diamond  小腳丫  

Lattice MXO2: 2位7段數(shù)碼管顯示

  • 數(shù)碼管顯示本實驗將會讓你熟悉小腳丫上最后一種有意思的外設(shè)七段數(shù)碼管。硬件說明數(shù)碼管是工程設(shè)計中使用很廣的一種顯示輸出器件。一個7段數(shù)碼管（如果包括右下的小點(diǎn)可以認(rèn)為是8段）分別由a、b、c、d、e、f、g位段和表示小數(shù)點(diǎn)的dp位段組成。實際是由8個LED燈組成的，控制每個LED的點(diǎn)亮或熄滅實現(xiàn)數(shù)字顯示。通常數(shù)碼管分為共陽極數(shù)碼管和共陰極數(shù)碼管，結(jié)構(gòu)如下圖所示：圖1 共陽極、共陰極數(shù)碼管共陰8段數(shù)碼管的信號端低電平有效，而共陽端接高電平有效。當(dāng)共陽端接高電平時只要在各個位段上加上相應(yīng)的低電平信號就可以使相應(yīng)
  • 關(guān)鍵字： 數(shù)碼管顯示  FPGA  Lattice Diamond  小腳丫  

Altera MAX10: 點(diǎn)亮RGB三色燈

  • 在這個實驗里我們將學(xué)習(xí)控制小腳丫STEP-MAX10上的RGB三色LED的顯示，基本的原理和點(diǎn)亮LED是相似的。====硬件說明====STEP-MXO2 V2開發(fā)板上面有兩個三色LED，我們也可以用按鍵或者開關(guān)控制三色LED的顯示。這是開發(fā)板上的2個三色LED，采用的是共陽極的設(shè)計，RGB三種信號分別連接到FPGA的引腳，作為FPGA輸出信號控制。當(dāng)FPGA輸出低電平時LED變亮，當(dāng)FPGA輸出高電平時LED熄滅，當(dāng)兩種或者三種顏色變亮?xí)r會混合出不同顏色，一共能產(chǎn)生8種顏色。====Verilog代碼=
  • 關(guān)鍵字： 三色RGBLED  FPGA  Lattice Diamond  小腳丫  

Lattice MXO2: 點(diǎn)亮RGB三色燈

  • 在這個實驗里我們將學(xué)習(xí)控制小腳丫STEP-MXO2上的RGB三色LED的顯示，基本的原理和點(diǎn)亮LED是相似的。硬件說明STEP-MXO2 V2開發(fā)板上面有兩個三色LED，我們也可以用按鍵或者開關(guān)控制三色LED的顯示。這是開發(fā)板上的2個三色LED，采用的是共陽極的設(shè)計，RGB三種信號分別連接到FPGA的引腳，作為FPGA輸出信號控制。當(dāng)FPGA輸出低電平時LED變亮，當(dāng)FPGA輸出高電平時LED熄滅，當(dāng)兩種或者三種顏色變亮?xí)r會混合出不同顏色，一共能產(chǎn)生8種顏色。Verilog代碼// ******
  • 關(guān)鍵字： 三色RGBLED  FPGA  Lattice Diamond  小腳丫  
共17條 1/2 1 2 »

小腳丫介紹

您好，目前還沒有人創(chuàng)建詞條小腳丫!
歡迎您創(chuàng)建該詞條，闡述對小腳丫的理解，并與今后在此搜索小腳丫的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473