首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 建立時間

一種新型共模反饋結(jié)構(gòu)

  • 提出并設(shè)計了一種應(yīng)用于CMOS全差分運放結(jié)構(gòu)中的共模反饋電路。同傳統(tǒng)結(jié)構(gòu)的共模反饋結(jié)構(gòu)相比，該結(jié)構(gòu)能夠使輸出共模電平具有零延遲建立的特性，同時，不影響全差分運算放大器的輸出擺幅，并且相較于傳統(tǒng)結(jié)構(gòu)，減少了開關(guān)數(shù)量，降低了開關(guān)電荷注入、時鐘饋通，消除了初始電荷的影響。此新型共模反饋結(jié)構(gòu)既有連續(xù)時間共模反饋速度較快、精度較高的優(yōu)點，又有開關(guān)電容共模反饋輸出擺幅大線性度好的優(yōu)點?；?Cadence spectre 對電路進行了仿真驗證，結(jié)果表明，該結(jié)構(gòu)的共模反饋具有快速的建立時間以及較大的輸出擺幅。
  • 關(guān)鍵字： 全差分運算放大器  共模反饋  輸出擺幅  建立時間  201808  

數(shù)字電路中的幾個基本概念

  • 數(shù)字電路中的幾個基本概念-建立時間（setuptime）是指在觸發(fā)器的時鐘信號上升沿到來以前，數(shù)據(jù)穩(wěn)定不變的時間，如果建立時間不夠，數(shù)據(jù)將不能在這個時鐘上升沿被打入觸發(fā)器...
  • 關(guān)鍵字： 數(shù)字電路  建立時間  保持時間  

ADC時延和建立時間的區(qū)別

  •     對于大多數(shù) ADC 用戶來說，“時延”和“建立時間”這兩個術(shù)語有時可以互換。但對于ADC 設(shè)計人員而言，他們非常清楚這兩個術(shù)語的區(qū)別，以及這些現(xiàn)象將會如何影響您的應(yīng)用電路。ADC 用戶已注意到這兩個 ADC 特性會對他們的電路產(chǎn)生一些影響，這是一個不爭的事實，但是，人們對于時延和建立時間普遍存在誤解，因此當一個系統(tǒng)設(shè)計人員絞盡腦汁地想要找出信號完整性問題的時候，可能受挫。   　　無論轉(zhuǎn)換器采用一
  • 關(guān)鍵字： ADC  時延  建立時間  模擬IC  
共3條 1/1 1
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473