首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 抗靜電放電

設(shè)計(jì)PCB時(shí)的抗靜電放電方法

  • 設(shè)計(jì)PCB時(shí)的抗靜電放電方法-在PCB板的設(shè)計(jì)當(dāng)中，可以通過(guò)分層、恰當(dāng)?shù)牟季植季€和安裝實(shí)現(xiàn)PCB的抗ESD設(shè)計(jì)。通過(guò)調(diào)整PCB布局布線，能夠很好地防范ESD.盡可能使用多層PCB，相對(duì)于雙面PCB而言，地平面和電源平面，以及排列緊密的信號(hào)線-地線間距能夠減小共模阻抗和感性耦合，使之達(dá)到雙面PCB的1/10到1/100.對(duì)于頂層和底層表面都有元器件、具有很短連接線。
  • 關(guān)鍵字： PCB  抗靜電放電  ESD  
共1條 1/1 1

抗靜電放電介紹

您好，目前還沒(méi)有人創(chuàng)建詞條抗靜電放電!
歡迎您創(chuàng)建該詞條，闡述對(duì)抗靜電放電的理解，并與今后在此搜索抗靜電放電的朋友們分享。    創(chuàng)建詞條

熱門主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473