抵御 文章 進(jìn)入抵御技術(shù)社區(qū)

PoE接口如何抵御差分模式瞬態(tài)電壓

• 在PoE應(yīng)用增長(zhǎng)的同時(shí)，以太網(wǎng)PHY的尺寸也在迅速縮小。目前，以太網(wǎng)PHY大多使用90nm技術(shù)制造，但芯片制造商即將推出采用65nm工藝技術(shù)制造的尺寸更小的產(chǎn)品。事實(shí)表明，采用這些先進(jìn)的制造工藝時(shí)，在CMOS上實(shí)現(xiàn)有效的芯片級(jí)ESD保護(hù)是不切實(shí)際的，因?yàn)樾酒娣e太小無法提供系統(tǒng)級(jí)魯棒性，另外要實(shí)現(xiàn)有效的芯片級(jí)保護(hù)成本也過高。為滿足全球標(biāo)準(zhǔn)的要求、并保證系統(tǒng)的可靠性，時(shí)下基于以太網(wǎng)的系統(tǒng)設(shè)計(jì)越來越強(qiáng)烈地要求使用更好的片外電路保護(hù)。
  
  
• 關(guān)鍵字： 模式  電壓  差分  抵御  接口  如何  PoE