首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 時(shí)序約束

從易到難總結(jié)幾種FPGA時(shí)序約束方法

  • 　　從最近一段時(shí)間工作和學(xué)習(xí)的成果中，我總結(jié)了如下幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下：　　1. 核心頻率約束　　這是最基本的，所以標(biāo)號為0。　　2. 核心頻率約束+時(shí)序例外約束　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但這還不是最完整的時(shí)序約束。如果僅有這些約束的話，說明設(shè)計(jì)者的思路還局限在FPGA芯片內(nèi)部。　　3. 核心頻率約束+時(shí)序例外約束+I/O約束　　I/O約束包括引腳分配位置、空閑引腳驅(qū)動(dòng)方式、外部走線延時(shí)(Inpu
  • 關(guān)鍵字： FPGA  時(shí)序約束  

FPGA時(shí)序約束方法匯總，從易到難的都有

  • 　　從最近一段時(shí)間工作和學(xué)習(xí)的成果中，我總結(jié)了如下幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下：　　1. 核心頻率約束　　這是最基本的，所以標(biāo)號為0?！　?. 核心頻率約束+時(shí)序例外約束　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但這還不是最完整的時(shí)序約束。如果僅有這些約束的話，說明設(shè)計(jì)者的思路還局限在FPGA芯片內(nèi)部?！　?. 核心頻率約束+時(shí)序例外約束+I/O約束　　I/O約束包括引腳分配位置、空閑引腳驅(qū)動(dòng)方式、外部走線延時(shí)(Inpu
  • 關(guān)鍵字： FPGA  時(shí)序約束  

ISE時(shí)序約束筆記7——Path-Specific Timing Constraints

  • 　　時(shí)鐘上升沿和下降沿之間的時(shí)序約束 　　周期約束可以自動(dòng)計(jì)算兩個(gè)沿的的約束——包括調(diào)整非50%占空比的時(shí)鐘。 　　例：一個(gè)CLK時(shí)鐘周期約束為10ns，能夠應(yīng)用5ns的約束到兩個(gè)寄存器之間。 　　不需要特定路徑應(yīng)用到這個(gè)例子中。 　　   　　相關(guān)時(shí)鐘域的約束 　　為一個(gè)時(shí)鐘進(jìn)行周期約束——以這個(gè)周期約束確定相關(guān)的時(shí)鐘。 　　執(zhí)行工具將根據(jù)它們的關(guān)系來決定如何處理跨時(shí)鐘域。 　　DCM有多個(gè)輸出： 　　—&md
  • 關(guān)鍵字： ISE  時(shí)序約束  

ISE時(shí)序約束筆記6——Timing Groups and OFFSET Constraints

  • 　　回顧全局OFFSET約束 　　在時(shí)鐘行中使用Pad-to-Setup和Clock-to-Pad列為所有出于該時(shí)鐘域的I/O路徑指定OFFSETs。 　　為大多數(shù)I/O路徑進(jìn)行約束的最簡單方法——然而，這將會導(dǎo)致一個(gè)過約束的設(shè)計(jì)。 　　指定管腳的OFFSET約束 　　使用Pad-to-Setup和Clock-to-Pad列為每個(gè)I/O路徑指定OFFSETs。 　　這種約束方法適用于只有少數(shù)管腳需要不同的時(shí)序約束。 　　更常用的方法是： 　　1. 為Pads生成Gro
  • 關(guān)鍵字： ISE  時(shí)序約束  

經(jīng)驗(yàn)總結(jié)：FPGA時(shí)序約束的6種方法

  • 　　對自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對自己的設(shè)計(jì)的時(shí)序要求越了解，對目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對EDA工具執(zhí)行約束的效果越了解，那么對設(shè)計(jì)的時(shí)序約束目標(biāo)就會越清晰，相應(yīng)地，設(shè)計(jì)的時(shí)序收斂過程就會更可控。 　　下文總結(jié)了幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下： 　　0. 核心頻率約束 　　這是最基本的，所以標(biāo)號為0。 　　1. 核心頻率約束+時(shí)序例外約束 　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay。但這還不是最完整的時(shí)序
  • 關(guān)鍵字： FPGA  時(shí)序約束  

ISE時(shí)序約束筆記5——Timing Groups and OFFSET Constraints

  • 　　特定路徑時(shí)序約束 　　使用全局時(shí)序約束(PERIOD,OFFSET,PAD-TO-PDA)將約束整個(gè)設(shè)計(jì) 　　僅僅使用全局約束通常會導(dǎo)致過約束 　　——約束過緊 　　——編譯時(shí)間延長并且可能阻止實(shí)現(xiàn)時(shí)序目標(biāo) 　　——通過綜合工具或者映射后時(shí)序報(bào)告重新審視性能評估 　　特定路徑約束能夠覆蓋全局時(shí)序約束在特定路徑上的約束 　　——這就允許設(shè)計(jì)者放寬特定路徑的時(shí)序要求 　　更多關(guān)于特定路徑約束
  • 關(guān)鍵字： ISE  時(shí)序約束  

ISE時(shí)序約束筆記4——Global Timing Constraints

  • 　　問題思考 　　在這個(gè)電路中哪些路徑是由OFFSET IN 和 OFFSET OUT來約束的? 　　   　　問題解答： 　　——OFFSET IN：PADA to FLOP and PADB to RAM 　　——OFFSET OUT：LATCH to OUT1, LATCH to OUT2, and RAM to OUT1 　　問題思考 　　下面給出的系統(tǒng)框圖里，你將給出什么樣的約束值以使系統(tǒng)能夠跑到100MHz? 　　
  • 關(guān)鍵字： ISE  時(shí)序約束  

ISE時(shí)序約束筆記3——Global Timing Constraints

  • 　　問題思考 　　哪些路徑是由CLK1進(jìn)行周期約束? 　　哪些路徑是由pad-to-pad進(jìn)行約束? 　　   　　OFFSET約束 　　OFFSET約束覆蓋以下路徑： 　　——從input pads到同步單元(OFFSET IN) 　　——從同步單元到output pads(OFFSET OUT) 　　   　　OFFSET約束特性 　　OFFSET約束自動(dòng)計(jì)算時(shí)鐘分布延時(shí) 　　1. 提供最準(zhǔn)確的時(shí)序信
  • 關(guān)鍵字： ISE  時(shí)序約束  

ISE時(shí)序約束筆記2——Global Timing Constraints

  • 　　問題思考 　　單一的全局約束可以覆蓋多延時(shí)路徑 　　如果箭頭是待約束路徑，那么什么是路徑終點(diǎn)呢? 　　所有的寄存器是否有一些共同點(diǎn)呢? 　　   　　問題解答 　　什么是路徑終點(diǎn)呢? 　　——FLOP1,FLOP2,FLOP3,FLOP4,FLOP5。 　　所有的寄存器是否有一些共同點(diǎn)呢? 　　——它們共享一個(gè)時(shí)鐘信號，約束這個(gè)網(wǎng)絡(luò)的時(shí)序可以同時(shí)覆蓋約束這些相關(guān)寄存器間的延時(shí)路徑。 　　周期約束 　　周期約束覆蓋由參
  • 關(guān)鍵字： ISE  時(shí)序約束  

FPGA時(shí)序約束的6種方法

  • 　　對自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對自己的設(shè)計(jì)的時(shí)序要求越了解，對目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對EDA工具執(zhí)行約束的效果越了解，那么對設(shè)計(jì)的時(shí)序約束目標(biāo)就會越清晰，相應(yīng)地，設(shè)計(jì)的時(shí)序收斂過程就會更可控。 　　下文總結(jié)了幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下： 　　0.核心頻率約束 　　這是最基本的，所以標(biāo)號為0. 　　1.核心頻率約束+時(shí)序例外約束 　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時(shí)序約束
  • 關(guān)鍵字： FPGA  時(shí)序約束  

ISE時(shí)序約束筆記1——Global Timing Constraints

  • 　　時(shí)序約束和你的工程 　　執(zhí)行工具不會試圖尋找達(dá)到最快速的布局&布線路徑。——取而代之的是，執(zhí)行工具會努力達(dá)到你所期望的性能要求。 　　性能要求和時(shí)序約束相關(guān)——時(shí)許約束通過將邏輯元件放置的更近一些以縮短布線資源從而改善設(shè)計(jì)性能。 　　沒有時(shí)序約束的例子 　　   　　該工程沒有時(shí)序約束和管腳分配 　　——注意它的管腳和放置 　　——該設(shè)計(jì)的系統(tǒng)時(shí)鐘頻率能夠跑到50M
  • 關(guān)鍵字： ISE  時(shí)序約束  

FPGA時(shí)序約束的6種方法

  • 　　對自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對自己的設(shè)計(jì)的時(shí)序要求越了解，對目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對EDA工具執(zhí)行約束的效果越了解，那么對設(shè)計(jì)的時(shí)序約束目標(biāo)就會越清晰，相應(yīng)地，設(shè)計(jì)的時(shí)序收斂過程就會更可控。 　　下文總結(jié)了幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下： 　　0.核心頻率約束 　　這是最基本的，所以標(biāo)號為0. 　　1.核心頻率約束+時(shí)序例外約束 　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時(shí)序約束
  • 關(guān)鍵字： FPGA  時(shí)序約束  

幾種進(jìn)行時(shí)序約束的方法

  • 對自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對自己的設(shè)計(jì)的時(shí)序要求越了解，對目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對EDA工具執(zhí) ...
  • 關(guān)鍵字： 時(shí)序約束  EDA工具  核心頻率  
共13條 1/1 1
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473