首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 正余弦函數(shù)

32位定浮點數(shù)正余弦函數(shù)FPGA實現(xiàn)方法

  • 本文首先介紹了查表算法和Cordic算法原理,在這兩種算法基礎(chǔ)上,用Verilog HDL語言對32位定點數(shù)的正余弦函數(shù)進行了編程設(shè)計,結(jié)合仿真綜合結(jié)果,對這兩種方法從運算精度,運算速度和占用硬件資源幾方面進行了分析.進而采用不經(jīng)過浮點定點轉(zhuǎn)換,直接在Cordic算法改進的基礎(chǔ)上實現(xiàn)32位浮點數(shù)的正余弦函數(shù)FPGA設(shè)計.最后,對這三種實現(xiàn)方法進行了綜合評價.
  • 關(guān)鍵字： Cordic算法  VerilogHDL  正余弦函數(shù)  
共1條 1/1 1

正余弦函數(shù)介紹

您好，目前還沒有人創(chuàng)建詞條正余弦函數(shù)!
歡迎您創(chuàng)建該詞條，闡述對正余弦函數(shù)的理解，并與今后在此搜索正余弦函數(shù)的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473