科盛科技 文章 進(jìn)入科盛科技技術(shù)社區(qū)

自動(dòng)化IC封裝仿真分析工作流程

• 在IC封裝制程的制程模擬中，為了同時(shí)提升工作效率與質(zhì)量，CAE團(tuán)隊(duì)常會(huì)面臨到許多挑戰(zhàn)。在一般的CAE分析流程中，仿真分析產(chǎn)生結(jié)構(gòu)性網(wǎng)格，是非常繁瑣且相當(dāng)花時(shí)間的。必須要先匯入2D (或3D) 圖檔，接著陸續(xù)建立表面網(wǎng)格、高質(zhì)量的三維實(shí)體網(wǎng)格，再檢查其網(wǎng)格的質(zhì)量及正確性，以確保沒有網(wǎng)格缺陷；接著再設(shè)定不同的屬性，如chip, die等等；完成一個(gè)單元 (unit) 的實(shí)體網(wǎng)格建立后，還需要根據(jù) strip 的設(shè)計(jì)并透過復(fù)制實(shí)體網(wǎng)格等方式建立一個(gè)完整封裝模型，并且在模型外進(jìn)行流道等實(shí)體網(wǎng)格的建立及邊界條件設(shè)定
• 關(guān)鍵字： IC封裝仿真分析  科盛科技