秒表計數器 文章 進入秒表計數器技術社區(qū)

實驗18：秒表計數器

• 實驗目的（1）熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握計數器原理；（3）掌握用Verilog HDL數據流和行為級描述寄存器單元的方法。實驗任務設計簡單秒表(60進制），并要求帶啟動、復位、暫停功能。實驗原理如下所示，秒表（60進制）即顯示從00到59循環(huán)跳轉計數。并且通過開關設置，達到復位至00，任意時刻暫停和啟動的功能。我們通過將開發(fā)板的12M晶振分頻（參考分頻程序）出1Hz的計時頻率，實現秒鐘的效果。將clk_1s的上升沿作為觸發(fā)信號計時。通過
• 關鍵字： 秒表計數器  FPGA  Lattice Diamond  Verilog HDL