結(jié)構(gòu)化asic 文章 進入結(jié)構(gòu)化asic技術(shù)社區(qū)
ISSP結(jié)構(gòu)化ASIC解決方案淺析
- 快速硅解決方案平臺(ISSP)是一種結(jié)構(gòu)化ASIC解決方案，該技術(shù)適合于高速ASIC設(shè)計，這是因為ISSP可以解決設(shè)計人員的很多問題：ISSP器件為多達七層金屬化設(shè)計，其中最上兩層可以由客戶定制以符合不同的設(shè)計要求，下面幾層由IP、可測試性設(shè)計(DFT)模塊以及為減少深亞微米(DSM)效應和時鐘畸變問題的電路。這些設(shè)計模塊和電路有助于提高測試覆蓋率，并減少可測試性設(shè)計需求，包括SCAN、BIST、BSCAN及TestBus的所有的測試技術(shù)都嵌入在基本陣列中。
- 關(guān)鍵字： 結(jié)構(gòu)化ASIC ISSP開放式聯(lián)盟計劃 設(shè)計流程
| 共1條 1/1 1 |
結(jié)構(gòu)化asic介紹
結(jié)構(gòu)化ASIC是一種各項特性表現(xiàn)皆介于FPGA與ASIC間的訂產(chǎn)型芯片，它在量產(chǎn)成本、邏輯閘利用率、功耗用電、效能速度等表現(xiàn)上優(yōu)于FPGA，但又不如純ASIC表現(xiàn)的優(yōu)異，同時也具有FPGA的可程序化邏輯功效，以及加速芯片的研發(fā)設(shè)計速度與修改彈性，使芯片能更快完成并投入市場，以及減省日后修改電路的成本耗費。
結(jié)構(gòu)化ASIC依然要開制光罩、依然要透過晶圓廠代產(chǎn)，但開制的光罩數(shù)目低于ASIC， [ 查看詳細 ]
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473