首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> 解耦陷波器

改進(jìn)的解耦雙同步坐標(biāo)系鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要：微網(wǎng)中的電壓可能會(huì)存在較大的諧波和不平衡，因此要求鎖相環(huán)(PLL)能夠迅速、準(zhǔn)確地確定電網(wǎng)正序電壓的相位。提出的改進(jìn)型解耦雙同步坐標(biāo)系PLL通過在q軸加入6次諧波的陷波器，可抑制電網(wǎng)中的5次負(fù)序電壓和7次正
  • 關(guān)鍵字： 鎖相環(huán)  雙同步坐標(biāo)系  解耦陷波器  
共1條 1/1 1

解耦陷波器介紹

您好，目前還沒有人創(chuàng)建詞條解耦陷波器!
歡迎您創(chuàng)建該詞條，闡述對(duì)解耦陷波器的理解，并與今后在此搜索解耦陷波器的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473