首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 設(shè)計(jì)技術(shù)

PCB版圖設(shè)計(jì)DD基于高速FPGA的PCB設(shè)計(jì)技術(shù)

  • 如果高速PCB設(shè)計(jì)能夠像連接原理圖節(jié)點(diǎn)那樣簡(jiǎn)單，以及像在計(jì)算機(jī)顯示器上所看到的那樣優(yōu)美的話，那將是一件多么美好的事情。然而，除非設(shè)計(jì)師初入PCB設(shè)計(jì)，或者是極度的幸運(yùn)，實(shí)際的PCB設(shè)計(jì)通常不像他們所從事的電路設(shè)
  • 關(guān)鍵字： PCB  FPGA  版圖設(shè)計(jì)  設(shè)計(jì)技術(shù)    

基于SOPC的簡(jiǎn)易誤碼率測(cè)試儀設(shè)計(jì)技術(shù)

  • 介紹一種利用Altera公司Cyclone II系列FPGA和第2代軟核處理器Nios II的誤碼率測(cè)試儀的設(shè)計(jì)方法。該測(cè)試儀能夠滿足通信速率在40～175 Mbps的通信線路的誤碼率測(cè)量及通信質(zhì)量評(píng)估的要求，具有體積小、功耗低、成本低、測(cè)量靈活和易于軟硬件升級(jí)、硬件可重構(gòu)等優(yōu)勢(shì)，有著很高的實(shí)用價(jià)值和參考價(jià)值。
  • 關(guān)鍵字： SOPC  誤碼率測(cè)試儀  設(shè)計(jì)技術(shù)    

淺談電子產(chǎn)品的可靠性設(shè)計(jì)

共18條 2/2 « 1 2

設(shè)計(jì)技術(shù)介紹

您好，目前還沒有人創(chuàng)建詞條設(shè)計(jì)技術(shù)!
歡迎您創(chuàng)建該詞條，闡述對(duì)設(shè)計(jì)技術(shù)的理解，并與今后在此搜索設(shè)計(jì)技術(shù)的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473