雷達(dá)信號 文章 進(jìn)入雷達(dá)信號技術(shù)社區(qū)
AURIX TC3xx雷達(dá)信號處理CFAR算法詳解
- CFAR是非常普遍的信號過濾手段,用于提取超過動態(tài)閾值的點(diǎn)目標(biāo)信息。AURIX? TC3xx單片機(jī)的雷達(dá)信號處理單元SPU集成了該硬件功能,并且提供兩種典型的CFAR算法。英飛凌技術(shù)專家 錢偉喆背景介紹當(dāng)雷達(dá)回波信號功率幅值超過某個閾值時,能被檢測到,該閾值不可能是固定的,必須根據(jù)周圍環(huán)境、目標(biāo)分布反射強(qiáng)弱,雜波噪聲干擾等動態(tài)變化,而CFAR(constant false alarm rate)就是用于計(jì)算動態(tài)閾值的典型手段。CFAR直接影響檢測概率(probability of detection)【1
- 關(guān)鍵字: 英飛凌 AURIX 雷達(dá)信號 CFAR
基于FPGA嵌入式系統(tǒng)的雷達(dá)信號模擬器
- 基于FPGA嵌入式系統(tǒng)的雷達(dá)信號模擬器
- 關(guān)鍵字: 模擬 嵌入式系統(tǒng) 雷達(dá)信號 FPGA
基于CPLD的雷達(dá)仿真信號的設(shè)計(jì)
- 雷達(dá)信號的仿真是測試系統(tǒng)中必不可少的。但采用函數(shù)/任意波發(fā)生器組成測試系統(tǒng),不僅增加系統(tǒng)成本,而且還給系統(tǒng)軟件設(shè)計(jì)增加不必要的負(fù)擔(dān)。為此,提出了一種基于CPLD的雷達(dá)仿真信號的實(shí)現(xiàn)方案,它能為機(jī)載雷達(dá)測試系統(tǒng)提供所需的多種典型的重頻脈沖及制導(dǎo)信號。
- 關(guān)鍵字: 雷達(dá)信號 任意波發(fā)生器 CPLD
基于ADSP21062的雷達(dá)信號處理系統(tǒng)的調(diào)試
- 關(guān)鍵字:ADSP21062 雷達(dá) 信號處理ADSP2106x SHARC是一個適用于語音、通信和圖像處理的高速32位數(shù)字信號處理器。該芯片是基于ADSP21000系列DSP芯片發(fā)展起來的一個完整的單片系統(tǒng),增加了一個雙口片內(nèi)SRAM,并集成了I/
- 關(guān)鍵字: 21062 ADSP 雷達(dá)信號 處理系統(tǒng)
基于虛擬儀器的雷達(dá)信號模擬系統(tǒng)
- 1引言傳統(tǒng)的雷達(dá)發(fā)射機(jī),采用專用的信號發(fā)生模塊,無法任意的設(shè)置波形形式、參數(shù),信號中心頻率,信號功...
- 關(guān)鍵字: 虛擬儀器 雷達(dá)信號 模擬系統(tǒng)
基于Spartan-6的船用雷達(dá)信號處理及顯控系統(tǒng)
- 傳統(tǒng)的船用雷達(dá)信號處理和顯示控制系統(tǒng)都是采用FPGA+工控機(jī)方案,F(xiàn)PGA用于高速雷達(dá)信號的處理,工控機(jī)用于運(yùn)行操作系統(tǒng)、實(shí)現(xiàn)圖形用戶界面。這種方案的優(yōu)點(diǎn)是利用了FPGA和工控機(jī)各自的優(yōu)點(diǎn)進(jìn)行了合理的搭配,缺點(diǎn)是增加了系統(tǒng)的復(fù)雜度、成本高、系統(tǒng)的穩(wěn)定性降低。
- 關(guān)鍵字: 雷達(dá)信號 MicroBlaze
PC1O4總線雷達(dá)信號顯示卡的設(shè)計(jì)與實(shí)現(xiàn)
- 摘要:PC104總線雷達(dá)信號顯示卡是將基于PC104總線的虛擬儀器技術(shù)應(yīng)用于通用雷達(dá)嵌入式診斷組合中信號的顯示,對于改進(jìn)雷達(dá)裝備故障檢測方式具有重大意義。通過對信號波形顯示原理以及顯示方法的分析,確定了具體的實(shí)
- 關(guān)鍵字: PC1O4 總線 雷達(dá)信號 卡的設(shè)計(jì)
應(yīng)用虛擬儀器對雷達(dá)信號系統(tǒng)模擬
- 1 引言
傳統(tǒng)的雷達(dá)發(fā)射機(jī),采用專用的信號發(fā)生模塊,無法任意的設(shè)置波形形式、參數(shù),信號中心頻率,信號功率等。在一定程度上限制了應(yīng)用范圍。尤其在雷達(dá)的預(yù)研和新技術(shù)的探索階段,要對各種雷達(dá)信號進(jìn)行實(shí)驗(yàn)或 - 關(guān)鍵字: 虛擬儀器 雷達(dá)信號 系統(tǒng)模擬
一種基于FPGA的雷達(dá)脈沖預(yù)分選器設(shè)計(jì)
- 0引言現(xiàn)代電子戰(zhàn)環(huán)境日趨復(fù)雜,信號日趨密集,新體制雷達(dá)不斷出現(xiàn),雷達(dá)信號的各個參數(shù)以各種規(guī)律變化,...
- 關(guān)鍵字: FPGA 雷達(dá)信號 雷達(dá)脈沖預(yù)分選器
基于ADSP21062的雷達(dá)信號處理系統(tǒng)
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
- 關(guān)鍵字: ADSP21062 雷達(dá)信號 DSP算法 時鐘計(jì)數(shù)
基于VC++雷達(dá)信號系統(tǒng)軟件測試平臺的設(shè)計(jì)
- 隨著電子計(jì)算機(jī)技術(shù)及電子設(shè)備的飛速發(fā)展,人們對數(shù)據(jù)的處理容量、處理速度以及工作平臺的實(shí)時監(jiān)控等性能的要求越來越高,從而使得高速、便捷、智能化的高性能數(shù)字處理設(shè)備成為當(dāng)今電子設(shè)備的發(fā)展趨勢。
- 關(guān)鍵字: VC 雷達(dá)信號 測試平臺 系統(tǒng)軟件
用FPGA技術(shù)實(shí)現(xiàn)模擬雷達(dá)信號
- 前言FPGA(現(xiàn)場可編程門陣列)是由掩膜可編程門陣列和PLD(可編程邏輯器件)演變而來的,并將二者的特性結(jié)合在一起,使FPGA既有掩膜可編程門陣列的高邏輯密度和通用性,又有PLD的可編程特性。FPAG技術(shù)的發(fā)展使得單個
- 關(guān)鍵字: FPGA 技術(shù)實(shí)現(xiàn) 模擬 雷達(dá)信號
雷達(dá)信號介紹
您好,目前還沒有人創(chuàng)建詞條雷達(dá)信號!
歡迎您創(chuàng)建該詞條,闡述對雷達(dá)信號的理解,并與今后在此搜索雷達(dá)信號的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對雷達(dá)信號的理解,并與今后在此搜索雷達(dá)信號的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473