首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> bist

芯測科技提供便捷版內(nèi)存測試方案EZ-BIST

  • 　　中美貿(mào)易戰(zhàn)持續(xù)延燒，引發(fā)后續(xù)波及全球的貿(mào)易戰(zhàn)爭，當中更是突顯知識產(chǎn)權合法的重要性。有鑒于此，深耕于開發(fā)內(nèi)存測試與修復技術的芯測科技(iSTART-Tek，簡稱iSTART)為了協(xié)助客戶對知識產(chǎn)權領域規(guī)避嚴重失信的風險，日前推出最新便捷版內(nèi)存內(nèi)建式自我測試(MBIST)測試方案「EZ-BIST」，適用于MCU相關的系統(tǒng)芯片開發(fā)商。采用芯測科技(iSTART)所提供低成本且高效率的內(nèi)存測試開發(fā)工具，可協(xié)助客戶快速的開發(fā)產(chǎn)品，避免忽略內(nèi)存測試的細節(jié)而導致產(chǎn)品良率下降，而其適用的應用如觸控屏、指紋辨識、語音識
  • 關鍵字： 芯測  EZ-BIST  

基于FPGA動態(tài)可重構技術的二模冗余MIPS處理器

  • 現(xiàn)場可編程門陣列(Field Programmable Gate Array， FPGA)是基于SRAM的一種硬件電路可重配置電子邏輯器件，可通過將硬件描述語言編譯生成的硬件配置比特流編程到FPGA中，而使其硬件邏輯發(fā)生改變。
  • 關鍵字： FPGA  SRAM  MIPS  存儲器  BIST  

瑞薩通過Mentor的TestKompress/LogicBIST混合解決方案

  • Mentor Graphics公司(納斯達克代碼：MENT)日前宣布瑞薩電子正在使用Tessent? TestKompress?/LogicBIST混合解決方案，以應對ISO 26262標準規(guī)定的對安全很重要的測試要求。這種混合方法要求的測試邏輯非常少，從而提供完整的解決方案：既包括用于實現(xiàn)低每百萬缺陷數(shù)量(DPM)的高壓縮率掃描測試、又有內(nèi)置自檢(BIST)。
  • 關鍵字： 瑞薩  Mentor  BIST  

安捷倫推出適用于電子測量的多功能臺式邊界掃描分析儀

  • 安捷倫科技公司(NYSE：A)日前宣布推出 Agilent x1149 邊界掃描分析儀。
  • 關鍵字： 安捷倫  分析儀  BIST  x1149  

基于BIST的IP核測試方案設計

  • 1 引言　　隨著半導體工藝的發(fā)展，片上系統(tǒng)SOC已成為當今一種主流技術?；贗P復用的SOC設計是通過用戶自定義邏輯(UDL)和連線將IP核整合為一個系統(tǒng)，提高了設計效率，加快了設計過程，縮短了產(chǎn)品上市時間。但是隨著設
  • 關鍵字： BIST  IP核  測試  方案設計    

模擬BIST的四項基本原則

  • 引言　　數(shù)字BIST的工作原理：用一個LFSR(線性反饋移位寄存器)生成偽隨機的位模式，并通過臨時配置成串行移位 ...
  • 關鍵字： BIST  基本原則  

基于BIST的IP核測試方案

  • 1 引言　　隨著半導體工藝的發(fā)展，片上系統(tǒng)SOC已成為當今一種主流技術?；贗P復用的SOC設計是通過用戶自定義邏輯(UDL)和連線將IP核整合為一個系統(tǒng)，提高了設計效率，加快了設計過程，縮短了產(chǎn)品上市時間。但是隨著設
  • 關鍵字： BIST  IP核  測試方案    

實用模擬BIST的基本原則

  • 　引言　　大多數(shù)IC設計工程師都了解數(shù)字BIST的工作原理。它用一個LFSR（線性反饋移位寄存器）生成偽隨機的位模式，并通過臨時配置成串行移位寄存器的觸發(fā)器，將這個位模式加到待測電路上。數(shù)字BIST亦用相同的觸發(fā)器
  • 關鍵字： BIST  模擬    

基于BIST的編譯碼器IP核測試

  • 1 引言　　隨著半導體工藝的發(fā)展，片上系統(tǒng)SOC已成為當今一種主流技術?；贗P復用的SOC設計是通過用戶自定義邏輯(UDL)和連線將IP核整合為一個系統(tǒng)，提高了設計效率，加快了設計過程，縮短了產(chǎn)品上市時間。但是隨著設
  • 關鍵字： BIST  編譯碼器  IP核  測試    

BIST在SoC片上嵌入式微處理器核上的應用

  • BIST在SoC片上嵌入式微處理器核上的應用,介紹了SoC片上嵌入式微處理器核的一種測試技術――片內(nèi)測試(BIST)。講述了片上系統(tǒng)的由來以及兩個重要特點。與傳統(tǒng)的測試方法比較后，討論了MereBIST、LogicBIST等常用BIST測試技術的結構和特點，分析了這幾種測試方法的優(yōu)缺點。
  • 關鍵字： 應用  微處理器  嵌入式  SoC  BIST  

基于LFSR優(yōu)化的BIST低功耗設計

  • 在BIST(內(nèi)建自測試)過程中，線性反饋移位寄存器作為測試矢量生成器，為保障故障覆蓋率，會產(chǎn)生很長的測
    試矢量，從而消耗了大量功耗。在分析BIST結構和功耗模型的基礎上，針對test―per―scan和test―per―clock兩大BIST類型，介紹了幾種基于LFSR(線性反饋移位寄存器)優(yōu)化的低功耗BIST測試方法，設計和改進可測性設計電路，研究合理的測試策略和測試矢量生成技術，實現(xiàn)測試低功耗要求。
  • 關鍵字： LFSR  BIST  低功耗設計    

微捷碼向LogicVision提供ATPG技術授權

  •         美國加州圣荷塞，芯片設計解決方案供應商微捷碼（Magma®）設計自動化有限公司日前宣布，公司已向領先的半導體內(nèi)置自測（BIST）和診斷解決方案提供商LogicVision公司提供了自動測試向量生成（ATPG）技術的授權。通過這項協(xié)議，LogicVision公司將能夠更快拓展產(chǎn)品組合，為客戶提供更全面的可測性設計（DFT）功能以改善測試質量、縮短納米IC設計周期并降低納米IC成本。此外，兩家公司還簽署了一份單獨協(xié)議
  • 關鍵字： 微捷碼  BIST  ATPG  DFT  IC   

直接合成方法簡化串行數(shù)據(jù)接收機極限測試

  • 　　多年來，寬同步并行總線一直是在數(shù)字設備之間交換數(shù)據(jù)的既定的實現(xiàn)技術。但是，定時問題一直“折磨著”較高時鐘頻率和數(shù)據(jù)速率的并行總線，嚴重地限制了它們滿足服務器和圖形系統(tǒng)中更高速計算結構需求的能力。在過去幾年中，串行總線技術的普遍實施變革了計算行業(yè)。串行總線只發(fā)送一條碼流，“自行獲得時鐘輸入”，從而消除了與并行技術有關的定時偏移。在串行傳輸中，同步遠不是什么問題，解決了對整體吞吐量的結構限制。結果，串行數(shù)據(jù)速率已經(jīng)提高到1Gb/s以上，當前實現(xiàn)方案已經(jīng)接近3
  • 關鍵字： AWG  BIST  串行  

沒有ATE生成向量的精密測試(04-100)

  • 　　消費類電子產(chǎn)品正在變得更復雜和更快速，因而使得測試成本成為問題。大的和復雜的SoC往往是消費類產(chǎn)品的心臟，不管它們的性能多么先進，其成本必須是低的。 　　各種內(nèi)裝自測試(BIST)已應用于測試DUT(被測器件)的內(nèi)部性能，導致產(chǎn)品較低的生產(chǎn)成本。剩下的主要問題是快速串行接口(如PCI Express，Serial ATA，F(xiàn)ibreChannel和Serial RapidIO)的全面測試。這些高速鏈路在計算、通信和音視頻娛樂前進中是不可缺少的。 　　重視測試成本是一個重要的問題，設計人員已應用BI
  • 關鍵字： BIST  DUT  
共14條 1/1 1

bist介紹

您好，目前還沒有人創(chuàng)建詞條bist!
歡迎您創(chuàng)建該詞條，闡述對bist的理解，并與今后在此搜索bist的朋友們分享。    創(chuàng)建詞條

熱門主題

BIST    樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473