ccd驅(qū)動(dòng)時(shí)序 文章 進(jìn)入ccd驅(qū)動(dòng)時(shí)序技術(shù)社區(qū)

基于FPGA的線陣CCD驅(qū)動(dòng)時(shí)序及模擬信號(hào)處理的設(shè)計(jì)

• 基于FPGA設(shè)計(jì)的驅(qū)動(dòng)電路是可再編程的，與傳統(tǒng)的方法相比，其優(yōu)點(diǎn)是集成度高、速度快、可靠性好。若要改變驅(qū)動(dòng)電路的時(shí)序，增減某些功能，僅需要對(duì)器件重新編程即可，在不改變?nèi)魏斡布那闆r下，即可實(shí)現(xiàn)驅(qū)動(dòng)電路的更新?lián)Q代。通過(guò)對(duì)TCDl50lD輸出圖像信號(hào)特征的簡(jiǎn)要分析，分別闡述了內(nèi)、外2種除噪方法，并給出了相應(yīng)的時(shí)序，再利用Quartus II 7．2軟件平臺(tái)對(duì)TCDl501D CCD驅(qū)動(dòng)時(shí)序及AD9826的采樣時(shí)序進(jìn)行了設(shè)計(jì)及結(jié)果仿真，使CCD的驅(qū)動(dòng)變得簡(jiǎn)單且易于處理，這是傳統(tǒng)邏輯電路無(wú)法比擬的，對(duì)其他CCD時(shí)
• 關(guān)鍵字： CCD驅(qū)動(dòng)時(shí)序  模擬信號(hào)處理  FPGA