cerebrus 文章進(jìn)入cerebrus技術(shù)社區(qū)

聯(lián)發(fā)科與瑞薩采用Cadence Cerebrus AI方案優(yōu)化芯片PPA

Cadence Design Systems, Inc.宣布，Cadence Cerebrus?智能芯片設(shè)計(jì)工具(Intelligent Chip Explorer) 獲得客戶采用于其全新量產(chǎn)計(jì)劃。此基于 Cadence Cerebrus 采用人工智能 (AI) 技術(shù)帶來自動(dòng)化和擴(kuò)展數(shù)字芯片設(shè)計(jì)能力，能為客戶優(yōu)化功耗、效能和面積 (PPA)，以及提高工程生產(chǎn)力。Cadence Cerebrus 運(yùn)用革命性的AI技術(shù)，擁有獨(dú)特的強(qiáng)化學(xué)習(xí)引擎，可自動(dòng)優(yōu)化軟件工具和芯片設(shè)計(jì)選項(xiàng)，提供更好的 PPA進(jìn)而大幅減少工
關(guān)鍵字：聯(lián)發(fā)科瑞薩 Cadence Cerebrus AI 芯片PPA

隨著算力的不斷提升，人工智能的應(yīng)用逐漸滲透到各個(gè)行業(yè)。作為人工智能芯片最關(guān)鍵的開發(fā)工具EDA，是否也會(huì)得到人工智能應(yīng)用的助力從而更好地提升服務(wù)效率呢？答案自然是肯定的。隨著半導(dǎo)體芯片設(shè)計(jì)的復(fù)雜度不斷提升，以及芯片包含功能的日漸廣泛，EDA的設(shè)計(jì)過程越來越需要借助人工智能來盡可能避免一些常見的設(shè)計(jì)誤區(qū)，并借助大數(shù)據(jù)的優(yōu)勢來實(shí)現(xiàn)局部電路設(shè)計(jì)的最優(yōu)化。在可以預(yù)見的未來，隨著人工智能技術(shù)的不斷引入，借助大數(shù)據(jù)和機(jī)器學(xué)習(xí)的優(yōu)勢，EDA軟件將可以提供更高效更強(qiáng)大的設(shè)計(jì)輔助功能。近日，楷登電子（Cadenc
關(guān)鍵字：人工智能 EDA Cadence Cerebrus

共2條 1/1 1

您好，目前還沒有人創(chuàng)建詞條cerebrus!
歡迎您創(chuàng)建該詞條，闡述對cerebrus的理解，并與今后在此搜索cerebrus的朋友們分享。創(chuàng)建詞條