首頁  資訊  商機   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
EEPW首頁 >> 主題列表 >> dbl

基于DBL結構的嵌入式64kb SRAM的低功耗設計

  • 針對嵌入式系統(tǒng)的低功耗要求,采用位線分割結構和存儲陣列分塊譯碼結構,完成了64 kb低功耗SRAM模塊的設計。
  • 關鍵字: SRAM  DBL  64  kb    

基于DBL結構的嵌入式64kb SRAM的低功耗設計

  •        針對嵌入式系統(tǒng)的低功耗要求,采用位線分割結構和存儲陣列分塊譯碼結構,完成了64 kb低功耗SRAM模塊的設計。         與一般布局的存儲器相比,采用這兩種技術使存儲器的功耗降低了43% ,而面積僅增加了18%。          
  • 關鍵字: DBL  嵌入式系統(tǒng)  SRAM  低功耗  嵌入式  
共2條 1/1 1

dbl介紹

您好,目前還沒有人創(chuàng)建詞條dbl!
歡迎您創(chuàng)建該詞條,闡述對dbl的理解,并與今后在此搜索dbl的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473