fpga-nios 文章進(jìn)入fpga-nios技術(shù)社區(qū)

國(guó)產(chǎn)FPGA SOC雙目視覺(jué)處理系統(tǒng)開(kāi)發(fā)實(shí)例-米爾安路DR1M90開(kāi)發(fā)板

1.系統(tǒng)架構(gòu)解析本系統(tǒng)基于米爾MYC-YM90X核心板構(gòu)建，基于安路飛龍DR1M90處理器，搭載安路DR1 FPGA SOC 創(chuàng)新型異構(gòu)計(jì)算平臺(tái)，充分發(fā)揮其雙核Cortex-A35處理器與可編程邏輯（PL）單元的協(xié)同優(yōu)勢(shì)。通過(guò)AXI4-Stream總線構(gòu)建的高速數(shù)據(jù)通道（峰值帶寬可達(dá)12.8GB/s），實(shí)現(xiàn)ARM與FPGA間的納秒級(jí)（ns）延遲交互，較傳統(tǒng)方案提升了3倍的傳輸效率，極大地提升了系統(tǒng)整體性能。國(guó)產(chǎn)化技術(shù)亮點(diǎn)：●? ?全自主AXI互連架構(gòu)，支持多主多從拓?fù)洌_保系統(tǒng)靈活性與
關(guān)鍵字：視覺(jué)處理系統(tǒng) 飛龍DR1M90 FPGA SOC 核心板

以 AMD 自適應(yīng)計(jì)算技術(shù)進(jìn)行虛擬制作

虛擬制作已經(jīng)改變了電影制作人、游戲開(kāi)發(fā)者和視覺(jué)效果藝術(shù)家創(chuàng)作沉浸式內(nèi)容的方式。它能夠?qū)崟r(shí)融合物理與數(shù)字環(huán)境，帶來(lái)顯著的優(yōu)勢(shì)，如節(jié)省成本、增強(qiáng)創(chuàng)意控制以及簡(jiǎn)化工作流程。近來(lái)的電影及工作室制作已經(jīng)展示了其潛力，通過(guò)無(wú)縫整合實(shí)景與 CGI 樹(shù)立了新的行業(yè)標(biāo)準(zhǔn)，開(kāi)辟了獨(dú)特的創(chuàng)意可能性?，F(xiàn)在，小型工作室和新聞媒體也正采用這項(xiàng)技術(shù)，以營(yíng)造身臨其境的感覺(jué)。推動(dòng)虛擬影視制作轉(zhuǎn)型的一項(xiàng)重要技術(shù)進(jìn)步是采用現(xiàn)場(chǎng)可編程門(mén)陣列（ FPGA ）與自適應(yīng)片上系統(tǒng)（ SoC ）器件。AMD Kintex UltraScale+ 與 Vi
關(guān)鍵字：虛擬影視制作 FPGA

FPGA技術(shù)為什么越來(lái)越牛，這是有原因的

最近幾年，F(xiàn)PGA這個(gè)概念越來(lái)越多地出現(xiàn)。例如，比特幣挖礦，就有使用基于FPGA的礦機(jī)。還有，之前微軟表示，將在數(shù)據(jù)中心里，使用FPGA“代替”CPU，等等。其實(shí)，對(duì)于專(zhuān)業(yè)人士來(lái)說(shuō)，F(xiàn)PGA并不陌生，它一直都被廣泛使用。但是，大部分人還不是太了解它，對(duì)它有很多疑問(wèn)——FPGA到底是什么？為什么要使用它？相比 CPU、GPU、ASIC（專(zhuān)用芯片），F(xiàn)PGA有什么特點(diǎn)？……今天，帶著這一系列的問(wèn)題，我們一起來(lái)——揭秘FPGA。一、為什么使用 FPGA？眾所周知，通用處理器（CPU）的摩爾定律已入暮年，而機(jī)器學(xué)
關(guān)鍵字： FPGA 嵌入式系統(tǒng)

基于Nios在液晶屏和觸摸屏顯示實(shí)驗(yàn)

1. 實(shí)驗(yàn)內(nèi)容通過(guò)本實(shí)驗(yàn)了解觸摸屏的觸摸原理和顯示原理，能夠在液晶屏上開(kāi)發(fā)應(yīng)用。本實(shí)驗(yàn)要求：1. 將存儲(chǔ)在Flash中的一幅圖像顯示在液晶屏上。2. 將用戶(hù)在觸摸屏上觸摸的坐標(biāo)顯示在8段數(shù)碼管上。2. 實(shí)驗(yàn)原理2.1 液晶屏的基本原理液晶顯示是目前最常用的顯示方式，無(wú)論是簡(jiǎn)單的黑白顯示還是高清晰度的數(shù)字電視，大量使用了液晶顯示。液晶屏的基本物理原理是：液晶分子在不通電時(shí)排列混亂，阻止光線通過(guò)；當(dāng)液晶上加一定電壓時(shí)，分子便會(huì)重新垂直排列，使光線能直射出去，從而可以在液晶陣列上顯示不同的圖形。本實(shí)驗(yàn)使用的液晶
關(guān)鍵字： Nios II Verilog 觸摸屏

NIOS II系統(tǒng)入門(mén)實(shí)驗(yàn)

1. 實(shí)驗(yàn)內(nèi)容通過(guò)本實(shí)驗(yàn)熟悉SOPC Builder和NIOS IDE的開(kāi)發(fā)環(huán)境及開(kāi)發(fā)流程，了解NIOS II的基本結(jié)構(gòu)，能夠利用SOPC Builder和NIOS IDE實(shí)現(xiàn)簡(jiǎn)單的NIOS II系統(tǒng)和應(yīng)用程序。本實(shí)驗(yàn)要求利用SOPC Builder創(chuàng)建一個(gè)簡(jiǎn)單的NIOS II系統(tǒng)，這個(gè)簡(jiǎn)單的NIOSII 系統(tǒng)括NIOS核、片內(nèi)SRAM及PIO口；利用NIOS II IDE創(chuàng)建一個(gè)簡(jiǎn)單應(yīng)用程序，能夠點(diǎn)亮核心板上的LED等。2. 實(shí)驗(yàn)步驟2.1 NiosⅡ硬件設(shè)置1. 工程建立：首先在Quartus II中
關(guān)鍵字： Nios II uClinux 操作系統(tǒng) Verilog

如何在Nios II系統(tǒng)運(yùn)行uClinux操作系統(tǒng)

1. 實(shí)驗(yàn)內(nèi)容通過(guò)本實(shí)驗(yàn)了解如何建立復(fù)雜的NIOS II，如何在Nios II系統(tǒng)運(yùn)行uClinux操作系統(tǒng)，以及在uClinux操作系統(tǒng)環(huán)境上開(kāi)發(fā)簡(jiǎn)單用戶(hù)應(yīng)用程序。本實(shí)驗(yàn)要求利用SOPC建立一復(fù)雜的NIOS II，通過(guò)NIOS II IDE配置uClinux，實(shí)現(xiàn)在uClinux在NIOS II上的運(yùn)行。2. 實(shí)驗(yàn)步驟2.1 NiosⅡ硬件設(shè)置1. 工程建立：首先在Quartus II新建一個(gè)名為uclinux的工程，工程建立之后在工具欄中點(diǎn)擊圖標(biāo)，出現(xiàn)SOPC Builder對(duì)話框。在System N
關(guān)鍵字： Nios II uClinux 操作系統(tǒng) Verilog

創(chuàng)新的FPGA技術(shù)實(shí)現(xiàn)低功耗、模塊化、小尺寸USB解決方案

USB技術(shù)的開(kāi)發(fā)面臨著獨(dú)特的挑戰(zhàn)，主要原因是需要在受限的設(shè)備尺寸內(nèi)實(shí)現(xiàn)穩(wěn)定互連、高速度和電源管理。各種器件兼容性問(wèn)題、各異的數(shù)據(jù)傳輸速度以及對(duì)低延遲和低功耗的要求，給工程師帶來(lái)了更多壓力，他們需要在嚴(yán)格的技術(shù)限制范圍內(nèi)進(jìn)行創(chuàng)新。工程師必須將USB功能集成到越來(lái)越小的模塊中，并在功能與設(shè)計(jì)限制之間取得平衡。本文總結(jié)了業(yè)界用于高性能 USB 3 設(shè)備的一些典型解決方案，并介紹了一種新的架構(gòu)，這種架構(gòu)既能節(jié)省功耗和面積，又能提高靈活性和易用性。萊迪思最近發(fā)布了一款帶有原生USB 3.2 Gen 1的新FPGA系
關(guān)鍵字： FPGA USB解決方案萊迪思 Lattice

Altera發(fā)布全新合作伙伴計(jì)劃，加速FPGA解決方案創(chuàng)新發(fā)展

近日，全球FPGA創(chuàng)新領(lǐng)導(dǎo)者Altera宣布推出Altera解決方案合作伙伴加速計(jì)劃，助力企業(yè)在Altera及其合作伙伴生態(tài)系統(tǒng)的支持下，加速創(chuàng)新、加快產(chǎn)品上市并高效拓展業(yè)務(wù)。面對(duì)由AI驅(qū)動(dòng)的市場(chǎng)變革帶來(lái)的復(fù)雜設(shè)計(jì)挑戰(zhàn)，該計(jì)劃提供強(qiáng)大的資源和支持，從而助力企業(yè)獲取競(jìng)爭(zhēng)優(yōu)勢(shì)。全新Altera合作伙伴計(jì)劃匯聚了來(lái)自數(shù)據(jù)中心、通信和嵌入式系統(tǒng)等廣泛終端市場(chǎng)的軟硬件領(lǐng)域技術(shù)專(zhuān)家，提供從基礎(chǔ)培訓(xùn)、IP開(kāi)發(fā)到仿真、模擬、驗(yàn)證與硬件制造及全套“交鑰匙”系統(tǒng)設(shè)計(jì)在內(nèi)的服務(wù)，確保為FPGA部署的每一個(gè)環(huán)節(jié)提供端到端支持。A
關(guān)鍵字： Altera FPGA

Altera正式從英特爾獨(dú)立

自Altera官方獲悉，日前，Altera在社交媒體平臺(tái)發(fā)文宣布正式從英特爾獨(dú)立，成為一間獨(dú)立的FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列）公司，并表示很高興能以靈活性且專(zhuān)注力推動(dòng)未來(lái)的創(chuàng)新，塑造下一個(gè)FPGA技術(shù)時(shí)代。據(jù)悉，Altera在其位于加利福尼亞州圣何塞的總部附近正式升起了印有公司名稱(chēng)的旗幟，標(biāo)志著其從英特爾分拆出來(lái)，成為一家獨(dú)立公司。雖仍由英特爾持股，但將專(zhuān)注于以更大的靈活性拓展其FPGA產(chǎn)品，同時(shí)保持與英特爾的戰(zhàn)略合作伙伴關(guān)系。據(jù)了解，2015年英特爾斥資167億美元收購(gòu)Altera
關(guān)鍵字：英特爾 Altera FPGA

Microchip發(fā)布適用于醫(yī)療成像和智能機(jī)器人的PolarFire? FPGA和SoC解決方案協(xié)議棧

發(fā)布于2024年12月13日隨著物聯(lián)網(wǎng)、工業(yè)自動(dòng)化和智能機(jī)器人技術(shù)的興起，以及醫(yī)療成像解決方案向智能邊緣的普及，這類(lèi)在功率與散熱方面受限的應(yīng)用設(shè)計(jì)正變得前所未有地復(fù)雜。為了解決加速產(chǎn)品開(kāi)發(fā)周期和簡(jiǎn)化復(fù)雜的開(kāi)發(fā)流程的關(guān)鍵挑戰(zhàn)，Microchip Technology Inc.（微芯科技公司）發(fā)布了用于智能機(jī)器人和醫(yī)療成像的PolarFire? FPGA和SoC解決方案協(xié)議棧。新發(fā)布的解決方案基于Microchip已經(jīng)可用的智能嵌入式視覺(jué)、工業(yè)邊緣和智能邊緣通信協(xié)議棧。新發(fā)布的解決方案協(xié)議棧包括用于A-ass
關(guān)鍵字： Microchip 醫(yī)療成像智能機(jī)器人 PolarFire? FPGA SoC

Microchip發(fā)布適用于醫(yī)療成像和智能機(jī)器人的PolarFire FPGA和SoC解決方案協(xié)議棧

隨著物聯(lián)網(wǎng)、工業(yè)自動(dòng)化和智能機(jī)器人技術(shù)的興起，以及醫(yī)療成像解決方案向智能邊緣的普及，這類(lèi)在功率與散熱方面受限的應(yīng)用設(shè)計(jì)正變得前所未有地復(fù)雜。為了解決加速產(chǎn)品開(kāi)發(fā)周期和簡(jiǎn)化復(fù)雜的開(kāi)發(fā)流程的關(guān)鍵挑戰(zhàn)，Microchip Technology Inc.（微芯科技公司）近日發(fā)布了用于智能機(jī)器人和醫(yī)療成像的PolarFire? FPGA和SoC解決方案協(xié)議棧。新發(fā)布的解決方案基于Microchip已經(jīng)可用的智能嵌入式視覺(jué)、工業(yè)邊緣和智能邊緣通信協(xié)議棧。新發(fā)布的解決方案協(xié)議棧包括用于A-assisted 4K60計(jì)算
關(guān)鍵字： Microchip 醫(yī)療成像智能機(jī)器人 PolarFire FPGA

萊迪思推出全新中小型FPGA產(chǎn)品，進(jìn)一步提升低功耗FPGA的領(lǐng)先地位

近日在萊迪思2024年開(kāi)發(fā)者大會(huì)上，萊迪思半導(dǎo)體推出全新硬件和軟件解決方案，拓展了公司在網(wǎng)絡(luò)邊緣到云端的FPGA創(chuàng)新領(lǐng)先地位。全新發(fā)布的萊迪思Nexus? 2下一代小型FPGA平臺(tái)和基于該平臺(tái)的首個(gè)器件系列萊迪思Certus?-N2通用FPGA提供先進(jìn)的互連、優(yōu)化的功耗和性能以及領(lǐng)先的安全性。萊迪思還發(fā)布了新的中端FPGA器件：Lattice Avant? 30和Avant? 50以及萊迪思設(shè)計(jì)軟件工具和應(yīng)用解決方案集合的全新版本，幫助客戶(hù)加快產(chǎn)品上市。萊迪思半導(dǎo)體首席戰(zhàn)略和營(yíng)銷(xiāo)官Esam Elashma
關(guān)鍵字：萊迪思中小型FPGA FPGA 低功耗FPGA

將軟核 RISC-V 添加到 FPGA 提升可編程性

通過(guò)將軟核 RISC-V 處理器集成到現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 中，可以顯著增強(qiáng)其可編程性。Bluespec 的產(chǎn)品與業(yè)務(wù)發(fā)展副總裁 Loren Hobbs 分享了如何實(shí)現(xiàn)這一目標(biāo)及其潛在優(yōu)勢(shì)。為何選擇軟核 RISC-V 處理器？軟核 RISC-V 處理器在 FPGA 中有諸多優(yōu)勢(shì)，主要包括：硬件資源的靈活管理它可作為硬件資源的“指揮官”，在需要多個(gè)硬件加速器的復(fù)雜任務(wù)中協(xié)同管理硬件，使其高效運(yùn)行。軟件升級(jí)成本低與硬件更新相比，軟件更新的成本顯著降低，并且驗(yàn)證過(guò)程更簡(jiǎn)便。某些復(fù)雜的功能，比如有限狀態(tài)
關(guān)鍵字： FPGA

做了個(gè)無(wú)線的FPGA調(diào)試器！支持Vivado！

做了一個(gè)AMD/Xilinx FPGA無(wú)線調(diào)試器可以使用Vivado無(wú)線調(diào)試FPGA！網(wǎng)友表示：具有智能配網(wǎng)功能，oled屏幕顯示連接狀態(tài)、IP地址等信息……主要參數(shù)基于ESP32-C3設(shè)計(jì)，軟件兼容ESP32全系具備智能配網(wǎng)功能，連接路由器無(wú)需修改代碼支持Vivado調(diào)試、下載FPGA，無(wú)需額外插件具備電平轉(zhuǎn)換設(shè)計(jì)，兼容低壓IO FPGA硬件設(shè)計(jì)思路原理圖PCB圖主控：ESP32因?yàn)楹糜帽阋耍夷苓B上WIFI，配合Arduino能大大降低軟件開(kāi)發(fā)難度。LDO不再使用典中典1117因?yàn)楝F(xiàn)在有更好用的長(zhǎng)晶C
關(guān)鍵字： FPGA 調(diào)試器 vivado

SGMII及其應(yīng)用

SGMII是什么？串行千兆媒體獨(dú)立接口（SGMII）是連接千兆以太網(wǎng)（GbE）MAC（媒體訪問(wèn)控制）和PHY（物理層）芯片的標(biāo)準(zhǔn)，常用于需要高速數(shù)據(jù)傳輸?shù)木W(wǎng)絡(luò)應(yīng)用中，如以太網(wǎng)交換機(jī)、路由器和其他網(wǎng)絡(luò)設(shè)備。與提供MAC和PHY之間簡(jiǎn)單互連的并行GMII（千兆媒體獨(dú)立接口）不同，SGMII使用串行接口進(jìn)行數(shù)據(jù)傳輸。它有助于將MAC和PHY之間通信所需的引腳數(shù)量減少一半以下，從而使其適用于高密度設(shè)計(jì)。SGMII還支持自動(dòng)協(xié)商，允許設(shè)備自動(dòng)配置和同步設(shè)置（如100 Mb/s與1Gb/s以太網(wǎng)），從而優(yōu)化通信。SG
關(guān)鍵字： SGMII FPGA 萊迪思