high-k 文章進(jìn)入high-k技術(shù)社區(qū)

imec采用High-NA EUV技術(shù) 展示邏輯與DRAM架構(gòu)

比利時(shí)微電子研究中心（imec），在荷蘭費(fèi)爾德霍溫與艾司摩爾（ASML）合作建立的高數(shù)值孔徑極紫外光（high-NA EUV）微影實(shí)驗(yàn)室中，利用數(shù)值孔徑0.55的極紫外光曝光機(jī)，發(fā)表了曝光后的圖形化組件結(jié)構(gòu)。在單次曝光后，9納米和5納米（間距19納米）的隨機(jī)邏輯結(jié)構(gòu)、中心間距為30納米的隨機(jī)通孔、間距為22納米的二維特征，以及間距為32納米的動(dòng)態(tài)隨機(jī)存取內(nèi)存（DRAM）專用布局全部成功成形，采用的是由imec與其先進(jìn)圖形化研究計(jì)劃伙伴所優(yōu)化的材料和基線制程。透過這些研究成果，imec證實(shí)該微影技術(shù)的生態(tài)系
關(guān)鍵字： imec High-NA EUV DRAM

價(jià)值3.83億美元！Intel拿下全球第二臺(tái)High NA EUV光刻機(jī)

8月6日消息，在近日的財(cái)報(bào)電話會(huì)議上，Intel CEO宣布已成功接收全球第二臺(tái)價(jià)值3.83億美元的High NA EUV（極紫外光刻機(jī)）。High NA EUV光刻機(jī)是目前世界上最先進(jìn)的芯片制造設(shè)備之一，其分辨率達(dá)到8納米，能夠顯著提升芯片的晶體管密度和性能，是實(shí)現(xiàn)2nm以下先進(jìn)制程大規(guī)模量產(chǎn)的必備武器。帕特·基辛格表示，第二臺(tái)High NA設(shè)備即將進(jìn)入Intel位于美國(guó)俄勒岡州的晶圓廠，預(yù)計(jì)將支持公司新一代更強(qiáng)大的計(jì)算機(jī)芯片的生產(chǎn)。此前，Intel已于去年12月接收了全球首臺(tái)High NA EUV光刻
關(guān)鍵字： Intel High NA EUV 光刻機(jī) 晶圓 8納米

ASML第二臺(tái)High-NA設(shè)備，即將導(dǎo)入英特爾奧勒岡廠

英特爾正接收ASML第二臺(tái)耗資3.5億歐元（約3.83億美元）的新High NA EUV設(shè)備。根據(jù)英特爾8/1財(cái)報(bào)電話會(huì)議紀(jì)錄，CEO Pat Gelsinger表示，英特爾12月開始接收第一臺(tái)大型設(shè)備，安裝時(shí)間需要數(shù)月，預(yù)計(jì)可帶來新一代更強(qiáng)大的電腦英文。Gelsinger在電話中指出，第二臺(tái)High NA設(shè)備即將進(jìn)入在奧勒岡州的廠房。由于英特爾財(cái)報(bào)會(huì)議后股價(jià)表現(xiàn)不佳，因此這番話并未引起注意。ASML高階主管7月曾表示，該公司已開始出貨第二臺(tái)High NA設(shè)備給一位未具名客戶，今年只記錄第一臺(tái)的收入。不過
關(guān)鍵字： ASML High-NA 英特爾光刻機(jī)

臺(tái)積電CEO秘訪ASML，High-NA EUV光刻機(jī)競(jìng)賽提前打響？

5月26日，臺(tái)積電舉辦“2024年技術(shù)論壇臺(tái)北站”的活動(dòng)，臺(tái)積電CEO魏哲家罕見的沒有出席，原因是其秘密前往荷蘭訪問位于埃因霍溫的ASML總部，以及位于德國(guó)迪琴根的工業(yè)激光專業(yè)公司TRUMPF。ASML CEO Christophe Fouquet和其激光光源設(shè)備供應(yīng)商TRUMPF CEO Nicola Leibinger-Kammüller近日通過社交媒體透露了魏哲家秘密出訪的行蹤。Christophe Fouquet表示他們向魏哲家介紹了最新的技術(shù)和新產(chǎn)品，包括High-NA EUV設(shè)備將如何實(shí)現(xiàn)未來
關(guān)鍵字：臺(tái)積電 ASML High-NA EUV 光刻機(jī)

High-NA EUV光刻機(jī)或?qū)⒊蔀橛⑻貭柕霓D(zhuǎn)機(jī)

上個(gè)月英特爾晶圓代工宣布完成了業(yè)界首臺(tái)High-NA EUV光刻機(jī)組裝工作。隨后開始在Fab D1X進(jìn)行校準(zhǔn)步驟，為未來工藝路線圖的生產(chǎn)做好準(zhǔn)備。
關(guān)鍵字： High-NA EUV 光刻機(jī) 英特爾芯片半導(dǎo)體

High-NA EUV光刻機(jī)入場(chǎng)，究竟有多強(qiáng)？

光刻機(jī)一直是半導(dǎo)體領(lǐng)域的一個(gè)熱門話題。從早期的深紫外光刻機(jī)（DUV）起步，其穩(wěn)定可靠的性能為半導(dǎo)體產(chǎn)業(yè)的發(fā)展奠定了堅(jiān)實(shí)基礎(chǔ)；再到后來的極紫外光刻機(jī)（EUV）以其獨(dú)特的極紫外光源和更短的波長(zhǎng)，成功將光刻精度推向了新的高度；再到如今的高數(shù)值孔徑光刻機(jī)（High-NA）正式登上歷史舞臺(tái)，進(jìn)一步提升了光刻的精度和效率，為制造更小、更精密的芯片提供了可能。ASML 官網(wǎng)顯示，其組裝了兩個(gè) TWINSCAN EXE:5000 高數(shù)值孔徑光刻系統(tǒng)。其中一個(gè)由 ASM 與 imec 合作開發(fā)，將于 2024 年安裝在 A
關(guān)鍵字： High-NA EUV

ASML 新款 NXE:3800E EUV 光刻機(jī)引入部分 High-NA 機(jī)型技術(shù)

3 月 27 日消息，據(jù)荷蘭媒體 Bits&Chips 報(bào)道，ASML 官方確認(rèn)新款 0.33NA EUV 光刻機(jī) ——NXE:3800E 引入了部分 High-NA EUV 光刻機(jī)的技術(shù)，運(yùn)行效率得以提升。根據(jù)IT之家之前報(bào)道，NXE:3800E 光刻機(jī)已于本月完成安裝，可實(shí)現(xiàn) 195 片晶圓的每小時(shí)吞吐量，相較以往機(jī)型的 160 片提升近 22%。下一代光刻技術(shù) High-NA（高數(shù)值孔徑） EUV 采用了更寬的光錐，這意味著其在 EUV 反射鏡上的撞擊角度更寬，會(huì)導(dǎo)致影響晶圓吞吐量的光損失。
關(guān)鍵字： ASM NXE:3800E EUV 光刻機(jī) High-NA

英特爾是否正在壟斷ASML HIGH NA光刻機(jī)？

HIGH NA 無疑是打贏下一場(chǎng)比賽的重要籌碼。
關(guān)鍵字：英特爾 ASML HIGH NA光刻機(jī)

英特爾拿下首套High-NA EUV，臺(tái)積電如何應(yīng)對(duì)？

英特爾（intel）近日宣布，已經(jīng)接收市場(chǎng)首套具有0.55數(shù)值孔徑（High-NA）的ASML極紫外（EUV）光刻機(jī)，預(yù)計(jì)在未來兩到三年內(nèi)用于 intel 18A 工藝技術(shù)之后的制程節(jié)點(diǎn)。相較之下，臺(tái)積電則采取更加謹(jǐn)慎的策略，業(yè)界預(yù)計(jì)臺(tái)積電可能要到A1.4制程，或者是2030年之后才會(huì)采用High-NA EUV光刻機(jī)。業(yè)界指出，至少在初期，High-NA EUV 的成本可能高于 Low-NA EUV，這也是臺(tái)積電暫時(shí)觀望的原因，臺(tái)積電更傾向于采用成本更低的成熟技術(shù)，以確保產(chǎn)品競(jìng)爭(zhēng)力。Hig
關(guān)鍵字：英特爾 High-NA EUV 臺(tái)積電

基于ELM改進(jìn)K-SVD算法的多特征融合物體成像識(shí)別

通過極限學(xué)習(xí)機(jī)ELM算法改進(jìn)K-SVD字典學(xué)習(xí)算法，并成功應(yīng)用于多特征融合物體成像識(shí)別領(lǐng)域。研究結(jié)果表明：通過ELM算法，字典精確度和優(yōu)勢(shì)在處理后的提升效果均十分顯著。不論是從計(jì)算效率還是計(jì)算準(zhǔn)確率來看，改進(jìn)的K-SVD算法表現(xiàn)出較佳優(yōu)勢(shì)。K-SVD算法性能可通過ELM顯著提升，算法識(shí)別準(zhǔn)確率在多特征加入后也相應(yīng)快速增長(zhǎng)。將較低分辨率的樣本從圖像中篩選出來，有利于減少傅里葉疊層成像數(shù)量。
關(guān)鍵字： 202308 K-SVD算法算法改進(jìn) 圖像識(shí)別

SK海力士引領(lǐng)High-k/Metal Gate工藝變革

由于傳統(tǒng)微縮(scaling)技術(shù)系統(tǒng)的限制，DRAM的性能被要求不斷提高，而HKMG(High-k/Metal Gate)則成為突破這一困局的解決方案。SK海力士通過采用該新技術(shù)，并將其應(yīng)用于全新的1anm LPDDR5X DRAM, 即便在低功率設(shè)置下也實(shí)現(xiàn)了晶體管性能的顯著提高。本文針對(duì)HKMG及其使用益處進(jìn)行探討。厚度挑戰(zhàn): 需要全新的解決方案組成DRAM的晶體管(Transistor)包括存儲(chǔ)數(shù)據(jù)的單元晶體管(Cell Transistor)、恢復(fù)數(shù)據(jù)的核心晶體管(Core Tr
關(guān)鍵字： SK海力士 High-k Metal Gate

C&K 在其超強(qiáng)耐用輕觸開關(guān)系列中增加了一款長(zhǎng)行程開關(guān)

馬薩諸塞州沃爾瑟姆 — 2022年 10 月 31 日 — 隸屬 Littelfuse 旗下的 C&K 擴(kuò)大了其微型 KSC 超強(qiáng)耐用 (TE) 輕觸開關(guān)系列, 在 3.5mm 的版本上增加了一款可以提供更長(zhǎng)行程的 5.2mm 高的開關(guān)。KSC4 TE 開關(guān)系列的使用壽命高達(dá) 1,000 萬次, 簡(jiǎn)化了設(shè)計(jì)周期, 并在尺寸和力值方面優(yōu)于競(jìng)爭(zhēng)產(chǎn)品。KSC4 TE 開關(guān)的尺寸為 6mm x 6mm, 高度為 5.2mm, 提供三種操作力, 分別為 1.6、2.8 和 4N。其緊湊的尺寸和設(shè)計(jì)的靈活性給
關(guān)鍵字： C&K 輕觸開關(guān) 長(zhǎng)行程開關(guān)

Littelfuse完成對(duì)C&K Switches的并購(gòu)

致力于打造可持續(xù)發(fā)展、互聯(lián)互通和更安全之世界的工業(yè)技術(shù)制造公司Littelfuse, Inc.宣布完成對(duì)C&K Switches (“C&K”)的并購(gòu)。C&K 是高性能機(jī)電開關(guān)和互連解決方案的領(lǐng)先設(shè)計(jì)和制造商，在工業(yè)、交通運(yùn)輸、航空航天和數(shù)據(jù)通信等多個(gè)終端市場(chǎng)擁有廣泛而活躍的全球業(yè)務(wù)。 Littelfuse電子業(yè)務(wù)部高級(jí)副總裁兼總經(jīng)理 Deepak Nayar表示：“兩家企業(yè)的合并顯著擴(kuò)展了雙方的技術(shù)范圍和生產(chǎn)能力，使得我們能夠?yàn)閺V泛垂直終端市場(chǎng)的眾多客戶提供全
關(guān)鍵字： Littelfuse C&K Switches 并購(gòu)

基于深度學(xué)習(xí)的交通場(chǎng)景中行人檢測(cè)方法*

針對(duì)交通圖像中行人分布的特點(diǎn)，提出一種交通場(chǎng)景下的行人檢測(cè)方法。使用Faster R-CNN目標(biāo)檢測(cè)網(wǎng)絡(luò)，首先在檢測(cè)網(wǎng)絡(luò)的卷積層前加入預(yù)處理，突出行人特征，減少訓(xùn)練耗時(shí)與系統(tǒng)開銷。其次，由于交通場(chǎng)景圖像中行人只占圖像極小的部分，所以使用K-means聚類分析方法對(duì)行人的寬高比進(jìn)行聚類分析，得到合適的寬高比。實(shí)驗(yàn)表明，改進(jìn)后的方法在檢測(cè)精度上有所提升，說明了該方法的有效性。
關(guān)鍵字：行人檢測(cè) 交通場(chǎng)景底層特征提取 K-means聚類 202103

基于圖像的目標(biāo)區(qū)域分割算法研究

通常在進(jìn)行圖像處理時(shí)，并不需要對(duì)整幅圖像進(jìn)行處理，往往我們感興趣的部分只有圖像中的某個(gè)區(qū)域?？焖佟⒂行У貙⒛繕?biāo)區(qū)域分割出來，不僅能降低運(yùn)行時(shí)間，而且能為后續(xù)處理工作打下基礎(chǔ)。因此，本文將對(duì)目標(biāo)區(qū)域分割算法進(jìn)行研究，分別采用大津法(OTSU)、K-means聚類法、分水嶺算法進(jìn)行研究，通過實(shí)驗(yàn)對(duì)比發(fā)現(xiàn)，背景較單一時(shí)，大津法相對(duì)來說效果較好。
關(guān)鍵字：目標(biāo)分割大津法 K-means聚類法分水嶺算法 201902

共45條 1/3 1 2 3 »

high-k介紹

　　High-K究竟是什么神奇的技術(shù)？這要從處理器的制造原料說起。　　由于二氧化硅（SiO2）具有易制性 (Manufacturability)，且能減少厚度以持續(xù)改善晶體管效能，因此過去40余年來，處理器廠商均采用二氧化硅做為制作閘極電介質(zhì)的材料。　　當(dāng)英特爾導(dǎo)入65納米制造工藝時(shí)，雖已全力將二氧化硅閘極電介質(zhì)厚度降低至1.2納米，相當(dāng)于5層原子，但由于晶體管縮至原子大小的尺寸時(shí)，耗電和 [ 查看詳細(xì) ]