首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> iddr

基于IDDR的亞穩(wěn)態(tài)問題解決方案介紹

  • 　什么是亞穩(wěn)態(tài)　　在FPGA等同步邏輯數(shù)字器件中，所有器件的寄存器單元都需要預(yù)定義信號時序以使器件正確地捕獲數(shù)據(jù)，進(jìn)而產(chǎn)生可靠的輸出信號。當(dāng)另一器件將數(shù)據(jù)發(fā)送給FPGA時，F(xiàn)PGA的輸入寄存器必須在時鐘脈沖邊沿前
  • 關(guān)鍵字： IDDR  亞穩(wěn)態(tài)  方案    

采用IDDR的亞穩(wěn)態(tài)問題解決方案

  • 　　什么是亞穩(wěn)態(tài)　　在FPGA等同步邏輯數(shù)字器件中，所有器件的寄存器單元都需要預(yù)定義信號時序以使器件正確地捕獲數(shù)據(jù)，進(jìn)而產(chǎn)生可靠的輸出信號。當(dāng)另一器件將數(shù)據(jù)發(fā)送給FPGA時，F(xiàn)PGA的輸入寄存器必須在時鐘脈沖邊沿
  • 關(guān)鍵字： IDDR  亞穩(wěn)態(tài)  方案    

利用 IDDR 簡化亞穩(wěn)態(tài)

  • 在FPGA等同步邏輯數(shù)字器件中，所有器件的寄存器單元都需要預(yù)定義信號時序以使器件正確地捕獲數(shù)據(jù)，進(jìn)而產(chǎn)生可靠的輸出信號。當(dāng)另一器件將數(shù)據(jù)發(fā)送給FPGA時，F(xiàn)PGA的輸入寄存器必須在時鐘脈沖邊沿前保證最短的建立時間和時鐘脈沖邊沿后的保持時間，從而確保正常完整地 接收信號。
  • 關(guān)鍵字： IDDR  亞穩(wěn)態(tài)    
共3條 1/1 1

iddr介紹

您好，目前還沒有人創(chuàng)建詞條iddr!
歡迎您創(chuàng)建該詞條，闡述對iddr的理解，并與今后在此搜索iddr的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473