pcie測(cè)試 文章 進(jìn)入pcie測(cè)試技術(shù)社區(qū)

加快洞見能力等多重需求推動(dòng)，全新裕度測(cè)試解決方案重塑PCIe測(cè)試

• 自從PCIe 1.0規(guī)范以來(lái)，在不到20年里，業(yè)界已經(jīng)為迎接PCIe Gen 6.0規(guī)范作好準(zhǔn)備。由于每一代新標(biāo)準(zhǔn)較上一代的數(shù)據(jù)速率都會(huì)翻一番，PCIe Gen 6.0的速度要比2003年問(wèn)世的最初PCIe Gen 1.0規(guī)范快25倍。數(shù)據(jù)速率每三年翻一番，給負(fù)責(zé)物理層性能的驗(yàn)證工程師帶來(lái)了無(wú)盡的挑戰(zhàn)，包括PHY、芯片、插件和系統(tǒng)，因?yàn)楫?dāng)前市場(chǎng)上的測(cè)試設(shè)備并不能完全滿足所有這些器件的測(cè)試需求。關(guān)鍵電氣驗(yàn)證設(shè)備的性能不斷提高，比如示波器和誤碼率測(cè)試儀(BERT)，盡管可以解決絕大部分挑戰(zhàn)，但性能的提高也影響
• 關(guān)鍵字： 全新裕度測(cè)試  PCIe測(cè)試