首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> planahead

如何使用PlanAhead/Adept加速管腳排布

  • 如何使用PlanAhead/Adept加速管腳排布-在排布FPGA管腳生成ucf文件的過(guò)程中，當(dāng)FPGA管腳較多的時(shí)候，手工排布管腳不僅效率低，而且很容易出錯(cuò)。借助PlanAhead和Adept等工具，可以很方便快速的實(shí)現(xiàn)管腳排布。
  • 關(guān)鍵字： PlanAhead  Adept  FPGA  

基于FPGA的動(dòng)態(tài)局部可重構(gòu)實(shí)現(xiàn)方法

  • 該實(shí)現(xiàn)方案借助嵌入式開(kāi)發(fā)套件EDK建立一個(gè)處理器系統(tǒng)，同時(shí)借助Xilinx ISE工具建立一個(gè)頂層模塊，該頂層模塊包含了作為子模塊的處理器系統(tǒng)和同樣作為子模塊的局部重構(gòu)模塊。
  • 關(guān)鍵字： 動(dòng)態(tài)局部可重構(gòu)  OPB總線  FPGA  PlanAhead  EDK  

使用 PlanAhead Design 工具提高設(shè)計(jì)性能

  • PlanAhead 軟件提供了一種解決方案越來(lái)越多的客戶在賽靈思reg; PlanAheadtrade; 設(shè)計(jì)分析工具提供的層次化設(shè)計(jì)方法學(xué)中找到解決方案。PlanAhead 軟件為 FPGA 設(shè)計(jì)流程增加了可視性和控制。通過(guò)解決物理方面(介于邏
  • 關(guān)鍵字： PlanAhead  Design  設(shè)計(jì)性能    

XILINX宣布推出PLANAHEAD 8.2設(shè)計(jì)套件

  • 進(jìn)一步擴(kuò)展 65-NM VIRTEX-5 FPGA性能優(yōu)勢(shì) 新版軟件可提高性能、加快設(shè)計(jì)收斂速度并提供了更好的信號(hào)完整性分析能力  賽靈思公司（Xilinx, Inc. (NASDAQ:XLNX)宣布即日起推出PlanAhead™ 分層設(shè)計(jì)和分析軟件8.2版。新版軟件支持賽靈思公司最新的Virtex™-5 LX系列65nm FPGA器件。配合賽靈思公司的集成軟件環(huán)境（ISE͐
  • 關(guān)鍵字： 65nm  FPGA  ISE  PlanAhead  Virtex-5  Xilinx  單片機(jī)  嵌入式系統(tǒng)  賽靈思  通訊  網(wǎng)絡(luò)  無(wú)線  
共4條 1/1 1

planahead介紹

您好，目前還沒(méi)有人創(chuàng)建詞條planahead!
歡迎您創(chuàng)建該詞條，闡述對(duì)planahead的理解，并與今后在此搜索planahead的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473