首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> tempus

Cadence：Tempus時序簽收加速SoC設計

  • 為簡化和加速復雜IC的開發(fā)，Cadence 設計系統(tǒng)公司不久前推出Tempus時序簽收解決方案。這是一款新的靜態(tài)時序分析與收斂工具，旨在幫助系統(tǒng)級芯片 (SoC) 開發(fā)者加速時序收斂，將芯片設計快速轉化為可制造的產品。
  • 關鍵字： Cadence  Tempus  CPU  201307  

臺積電認可Cadence Tempus時序簽收工具用于20納米設計

  • Cadence日前宣布，臺積電(TSMC)在20納米制程對全新的Cadence Tempus時序簽收解決方案提供了認證。該認證意味著通過臺積電嚴格的EDA工具驗證過的Cadence Tempus 時序簽收解決方案能夠確?？蛻魧崿F(xiàn)先進制程節(jié)點的最高精確度標準。
  • 關鍵字： Cadence  臺積電  Tempus  

Cadence推出Tempus時序簽收解決方案

  • 　　為設計收斂和簽收提供前所未有的性能和容量 　　Tempus?時序簽收解決方案提供的性能比傳統(tǒng)的時序分析解決方案提升了一個數(shù)量級。 　　可擴展性，能夠對具有上億個實例的設計進行全扁平化分析。 　　集成的簽收精度的時序收斂環(huán)境利用創(chuàng)新的考慮物理layout的ECO技術，可以使設計閉合提前數(shù)周時間。 　　為簡化和加速復雜IC的開發(fā)，Cadence 設計系統(tǒng)公司推出Tempus? 時序簽收解決方案。這是一款新的靜態(tài)時序分析與收斂工具，旨在幫助系統(tǒng)級芯片 (SoC) 開發(fā)者加速時序收斂，將芯片設計快速轉
  • 關鍵字： Cadence  Tempus  時序簽收  

[組圖]惠威惠威“TEMPUS”套件圖紙

  • 惠威第一套由德國電聲專家采用惠威揚聲器設計的Highend projekt發(fā)燒級音葙套件“ Tempus ”摘自德國音響雜 ...
  • 關鍵字： TEMPUS  圖紙  
共4條 1/1 1

tempus介紹

您好，目前還沒有人創(chuàng)建詞條tempus!
歡迎您創(chuàng)建該詞條，闡述對tempus的理解，并與今后在此搜索tempus的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473