首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> asic設計

高速可配置RSA密碼協(xié)處理器的ASIC設計

  • 提出了一種基于嵌入式系統(tǒng)的高速、可配置RSA密碼協(xié)處理器的ASIC設計方案，可實現(xiàn)256 bit到2 048 bit的RSA加密運算。為了提高運算速度，采用改進的高基模乘算法和流水線結構；為了消除協(xié)處理器與內存之間的通信速度瓶頸，使用DMA直接訪問方式；同時，數(shù)據(jù)輸入輸出都使用雙口存儲體，形成加解密數(shù)據(jù)流，本文將該加解密協(xié)處理器簡稱為SPU（Streaming Processing Unit）。
  • 關鍵字： 加解密協(xié)處理器  ASIC設計  蒙哥馬利乘法  

如何在FPGA和ASIC設計中結合高速USB功能

  • 通用串行總線已經(jīng)很普遍了，這是由于其使用簡單，隨插即用，并具有魯棒性的優(yōu)點。USB已經(jīng)找到了進入曾經(jīng)使用串口...
  • 關鍵字： FPGA  ASIC設計  高速USB功能  

燦芯半導體攜SoC解決方案參加ICCAD盛宴

  • “中國集成電路設計業(yè)2012年會暨重慶集成電路跨越發(fā)展高峰論壇”于2012年12月06日在重慶隆重召開，本次年會以“開拓創(chuàng)新，發(fā)揮優(yōu)勢，優(yōu)化產(chǎn)業(yè)結構，打造電子信息產(chǎn)業(yè)高地”為主題。
  • 關鍵字： 燦芯  SoC  ASIC設計  

一個典型的嵌入式系統(tǒng)設計和實現(xiàn)

  • 　　通常來說，一個嵌入式系統(tǒng)的開發(fā)過程如下：　　1.確定嵌入式系統(tǒng)的需求；　　2.設計系統(tǒng)的體系結構：選擇處理 ...
  • 關鍵字： 嵌入式系統(tǒng)  mvb系統(tǒng)  asic設計  

Synopsys公司Design Compiler拓樸繪圖技術助ST加速ASIC設計

  • 　　Synopsys宣布意法半導體在其90nm和65nm 的ASIC設計流程中，應用Design Compiler拓樸繪圖技術，縮短了整個設計時間。意法半導體在其ASIC方法集中應用Design Compiler拓樸繪圖技術，從而消除了設計的反復(Iteration)，實現(xiàn)了內部設計團隊和外部客戶整個設計環(huán)節(jié)工作的順暢。 　　在ASIC模式下，設計能否按計劃完成，在很多程度上取決于設計收斂完成前，網(wǎng)表在客戶與ASIC供應商間反復時間的縮短。Design Compil
  • 關鍵字： ASIC設計  Compiler拓樸繪圖技術  Design  ST  Synopsys  單片機  嵌入式系統(tǒng)  EDA  IC設計  
共5條 1/1 1

asic設計介紹

您好，目前還沒有人創(chuàng)建詞條asic設計!
歡迎您創(chuàng)建該詞條，闡述對asic設計的理解，并與今后在此搜索asic設計的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473