avant fpga 文章進(jìn)入avant fpga技術(shù)社區(qū)

FPGA攻略之Testbench篇

Testbench，就是測(cè)試平臺(tái)的意思，具體概念就多不介紹了，相信略懂FPGA的人都知道，編寫Testbench的主要目的是為了對(duì)使用硬件描述語(yǔ)言(HDL)設(shè)計(jì)的電路進(jìn)行仿真驗(yàn)證，測(cè)試設(shè)計(jì)電路的功能、部分性能是否與預(yù)期的目標(biāo)相符。
關(guān)鍵字： FPGA Quartus Testbench 開發(fā)板異步復(fù)位

萊迪思推出新的超低密度FPGA

2013年10月22日，萊迪思半導(dǎo)體公司(NASDAQ: LSCC)宣布推出新的超低密度iCE40? FPGA，提供世界上最靈活的單芯片傳感器解決方案，使得新一代環(huán)境感知、超低功耗的移動(dòng)設(shè)備成為現(xiàn)實(shí)。iCE40 FPGA系列新增加的器件使客戶能夠在一個(gè)更小的空間內(nèi)集成更多的功能。
關(guān)鍵字：萊迪思 FPGA 傳感器

美高森美宣布提供低成本IGLOO?2 FPGA評(píng)測(cè)工具套件

致力于提供幫助功率管理、安全、可靠與高性能半導(dǎo)體技術(shù)產(chǎn)品的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation，紐約納斯達(dá)克交易所代號(hào)：MSCC) 宣布提供低成本IGLOO?2 FPGA評(píng)測(cè)工具套件，為客戶提供PCI? Express (PCIe)兼容外形尺寸評(píng)測(cè)平臺(tái)。
關(guān)鍵字：美高森美 FPGA 以太網(wǎng)

基于FPGA和虛擬儀器的DDS信號(hào)發(fā)生器設(shè)計(jì)

將虛擬儀器技術(shù)同F(xiàn)PGA技術(shù)結(jié)合，設(shè)計(jì)了一個(gè)頻率可控的DDS任意波形信號(hào)發(fā)生器。在闡述直接數(shù)字頻率合成技術(shù)的工作原理、電路構(gòu)成的基礎(chǔ)上，分別介紹了上位機(jī)虛擬儀器監(jiān)控面板的功能和結(jié)構(gòu)，以及實(shí)現(xiàn)DDS功能的下位機(jī)FPGA器件各模塊化電路的作用。經(jīng)過設(shè)計(jì)和電路測(cè)試，輸出波形達(dá)到了技術(shù)要求，工作穩(wěn)定可靠。
關(guān)鍵字：信號(hào)發(fā)生器設(shè)計(jì) DDS 儀器 FPGA 虛擬基于

基于FPGA和BU-65170的1553B遠(yuǎn)程終端設(shè)計(jì)與實(shí)現(xiàn)

為了滿足載荷與衛(wèi)星進(jìn)行可靠通信的目的，設(shè)計(jì)并實(shí)現(xiàn)了基于FPGA和BU-65170協(xié)議芯片的1553B遠(yuǎn)程終端。自行設(shè)計(jì)了用于控制BU-65170的主控制狀態(tài)機(jī)，采用16位零等待緩沖接口模式，使用單消息和雙緩沖模式進(jìn)行消息傳輸。創(chuàng)新性地引入RS 422總線與1553B總線進(jìn)行通信，方便測(cè)試過程，結(jié)果直觀可見。采用專用測(cè)試板卡Alta ECD54-1553對(duì)系統(tǒng)進(jìn)行測(cè)試，獲得預(yù)期的可靠結(jié)果。FPGA取代傳統(tǒng)CPU來(lái)控制1553B通信并集成數(shù)據(jù)傳輸功能，采用Verilog HDL硬件描述語(yǔ)言有利于軟件移植，縮短
關(guān)鍵字：終端設(shè)計(jì) 實(shí)現(xiàn) 遠(yuǎn)程 1553B FPGA BU-65170 基于

基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)與實(shí)現(xiàn)

簡(jiǎn)要介紹了FIR數(shù)字濾波器的結(jié)構(gòu)特點(diǎn)和基本原理，提出基于FPGA和DSP Builder的FIR數(shù)字濾波器的基本設(shè)計(jì)流程和實(shí)現(xiàn)方案。在Mat lab／Simulink環(huán)境下，采用DSP Builder模塊搭建FIR模型，根據(jù)FDATool工具對(duì)FIR濾波器進(jìn)行了設(shè)計(jì)，然后進(jìn)行系統(tǒng)級(jí)仿真和ModelSim功能仿真，其仿真結(jié)果表明其數(shù)字濾波器的濾波效果良好。通過SignalCompiler把模型轉(zhuǎn)換成VHDL語(yǔ)言加入到FPGA的硬件設(shè)計(jì)中，從QuartusⅡ軟件中的虛擬邏輯分析工具SignalTapⅡ中得到數(shù)
關(guān)鍵字：設(shè)計(jì) 實(shí)現(xiàn) 濾波器數(shù)字 FPGA FIR 基于

基于FPGA實(shí)現(xiàn)異步串行通信

為了適應(yīng)全數(shù)字化自動(dòng)控制更加廣泛的應(yīng)用，采用現(xiàn)場(chǎng)可編程門陣列(FPGA)對(duì)異步串行通信控制器(UART)進(jìn)行多模塊的系統(tǒng)設(shè)計(jì)的方法，使串口通信的集成度更高。對(duì)UART系統(tǒng)結(jié)構(gòu)進(jìn)行了模塊化分解，可分為三個(gè)模塊：FPGA波特率發(fā)生器控制模塊、FPGA數(shù)據(jù)發(fā)送模塊及數(shù)據(jù)接收模塊。采用Venlog語(yǔ)言描述硬件功能，利用Xilinx公司的FPGA芯片，在Xilinx ISE Design Suite 13. 4環(huán)境下進(jìn)行設(shè)計(jì)、編譯、綜合、下載。采用第三方仿真工具M(jìn)odelSim進(jìn)行模擬仿真。
關(guān)鍵字：串行通信異步實(shí)現(xiàn) FPGA 基于

基于FPGA的實(shí)時(shí)視頻圖像采集與顯示系統(tǒng)的設(shè)計(jì)與實(shí)

主要針對(duì)目前視頻圖像處理發(fā)展的現(xiàn)狀，結(jié)合FPGA技術(shù)，設(shè)計(jì)了一個(gè)基于FPGA的實(shí)時(shí)視頻圖像采集與顯示系統(tǒng)。系統(tǒng)采用FPGA作為主控芯片，搭栽專用的編碼解碼芯片進(jìn)行圖像的采集與顯示，主要包括解碼芯片的初始化、編碼芯片的初始化、FPGA圖像采集、PLL設(shè)置等幾個(gè)功能模塊。采用FPGA的標(biāo)準(zhǔn)設(shè)計(jì)流程及一些常用技巧來(lái)對(duì)整個(gè)系統(tǒng)進(jìn)行編程。重點(diǎn)在于利用FPFA開發(fā)平臺(tái)對(duì)普通相機(jī)輸出的圖像進(jìn)行采集與顯示，最終能在連接的RCA端口顯示屏顯示。
關(guān)鍵字：顯示系統(tǒng) 設(shè)計(jì) 實(shí)現(xiàn) 采集圖像 FPGA 實(shí)時(shí) 視頻基于

基于FPGA的手持式示波器設(shè)計(jì)

在此設(shè)計(jì)的低成本手持式示波器是以ADC128S022模／數(shù)轉(zhuǎn)換芯片為數(shù)據(jù)采集前端；使用FPGA片內(nèi)雙口內(nèi)建RAM進(jìn)行數(shù)據(jù)存儲(chǔ)、有限狀態(tài)機(jī)實(shí)現(xiàn)示波器的觸發(fā)控制和顯示驅(qū)動(dòng)；最后再用LCD12864液晶模塊完成終端的低成本圖形顯示。在DE0-Nano FPGA(Altera Cyclone IV)開發(fā)板上的測(cè)試結(jié)果表明，所設(shè)計(jì)的手持式示波器可以實(shí)現(xiàn)模擬信號(hào)任意電平上升沿或下降沿的觸發(fā)測(cè)量；垂直靈敏度和掃描速度調(diào)節(jié)、波形參數(shù)的直接讀出等功能。
關(guān)鍵字：設(shè)計(jì) 示波器手持 FPGA 基于

京微雅格重磅之作―新版FPGA/CAP設(shè)計(jì)套件Primace5

簡(jiǎn)介作為國(guó)內(nèi)唯一一家具有完全自主知識(shí)產(chǎn)權(quán)的FPGA與可配置應(yīng)用平臺(tái)CAP(Configurable Application Platform)產(chǎn)品供應(yīng)商，京微雅格一直在快節(jié)奏的改進(jìn)與產(chǎn)品配套的軟件開發(fā)環(huán)境。最近，新一代FPGA/CAP設(shè)計(jì)套件Primace5
關(guān)鍵字：京微雅格 FPGA CAP設(shè)計(jì)套件 Primace5.0

基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)

文中提出了一種基于FPGA的八通道超聲探傷系統(tǒng)設(shè)計(jì)方案。該系統(tǒng)利用低功耗可變?cè)鲆孢\(yùn)放和八通道ADC構(gòu)成高集成度的前端放大和數(shù)據(jù)采集模塊；采用FPGA和ARM作為數(shù)字信號(hào)處理的核心和人機(jī)交互的通道。為了滿足探傷系統(tǒng)實(shí)時(shí)、高速的要求，我們采用了硬件報(bào)警，缺陷回波峰值包絡(luò)存儲(chǔ)等關(guān)鍵技術(shù)。此外，該系統(tǒng)在小型化和數(shù)字化方面有顯著提高，為便攜式多通道超聲檢測(cè)系統(tǒng)設(shè)計(jì)奠定基礎(chǔ)。
關(guān)鍵字：系統(tǒng) 設(shè)計(jì) 探傷超聲 FPGA 通道基于

基于大容量FPGA的多節(jié)點(diǎn)系統(tǒng)的遠(yuǎn)程升級(jí)的實(shí)現(xiàn)

　　引言　　多節(jié)點(diǎn)系統(tǒng)，在目前的很多電子系統(tǒng)應(yīng)用場(chǎng)合都可以看到。這種多節(jié)點(diǎn)系統(tǒng)由于具有結(jié)構(gòu)可擴(kuò)展性、 ...
關(guān)鍵字： FPGA 多節(jié)點(diǎn)系統(tǒng) 遠(yuǎn)程升級(jí)