首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> cpld-jtag接口

用于VHDL的DRAM控制器設(shè)計(jì)

  • 80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場(chǎng)的上導(dǎo)產(chǎn)品之一，已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi)，集成有DRAM RCU單元，即DRAM刷新控制單元。RCU單元可以自動(dòng)產(chǎn)
  • 關(guān)鍵字： 80C186XL    CPLD    DRAM控制器    VHDL  

基于CPLD／FPGA的VHDL語(yǔ)言電路優(yōu)化設(shè)計(jì)

  • 杜志傳，鄭建立(上海理工大學(xué) 醫(yī)療器械與食品學(xué)院 上海 200093)0 引 言VHDL(Very High Speed Integrated Circuit Hardware Description Language)是IEEE工業(yè)標(biāo)準(zhǔn)硬件描述語(yǔ)言，是隨著可編程邏輯器件(PLD)的發(fā)展而發(fā)
  • 關(guān)鍵字： VHDL  CPLD／FPGA  電路設(shè)計(jì)  優(yōu)化  

FPGA與CPLD的辨別和分類

  • FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。通常的分類方法是：將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)
  • 關(guān)鍵字： FPGA  CPLD  辨識(shí)  

基于嵌入式系統(tǒng)中DRAM控制器的CPLD解決方案

  • 80C186XL16位嵌入式微處理器是Intel公司在嵌入式微處理器市場(chǎng)的上導(dǎo)產(chǎn)品之一，已廣泛應(yīng)用于電腦終端、程控交換和工控等領(lǐng)域。在該嵌入式微處理器片內(nèi)，集成有DRAM RCU單元，即DRAM刷新控制單元。RCU單元可以自動(dòng)產(chǎn)生
  • 關(guān)鍵字： 嵌入式系統(tǒng)  DRAM控制器  CPLD  

拆解安捷倫電源/測(cè)量單元(SMU)

  • Dave Jones在5年時(shí)間里，上傳了超過(guò)600個(gè)電子類的視頻。在每周二，Jones會(huì)拆解一個(gè)不錯(cuò)的設(shè)備(當(dāng)然，有時(shí)候沒有那么好)，Jones并不是簡(jiǎn)單地把盒子破壞、打開，他會(huì)用他豐富的電子設(shè)計(jì)知識(shí)來(lái)說(shuō)明這個(gè)設(shè)備是怎么設(shè)計(jì)
  • 關(guān)鍵字： 拆解    FPGA    CPLD    Xilinx    安捷倫  

基于CPLD器件在時(shí)間統(tǒng)一系統(tǒng)中的應(yīng)用

  • 引言隨著電子技術(shù)的發(fā)展，對(duì)遙測(cè)信號(hào)的幀結(jié)構(gòu)的可編程度、集成度的要求越來(lái)越高，用于時(shí)間統(tǒng)一系統(tǒng)的B碼源的設(shè)計(jì)也趨于高度集成化。為了適應(yīng)現(xiàn)代靶場(chǎng)試驗(yàn)任務(wù)的要求，我們采用Altera的CPLD器件，將用于產(chǎn)生B碼的各種
  • 關(guān)鍵字： CPLD  時(shí)間統(tǒng)一系統(tǒng)  IRIG－B碼  

DSP與CPLD的輸電線路局部氣象監(jiān)測(cè)裝置設(shè)計(jì)

  • 1 概 述輸電線路的狀態(tài)直接決定著整個(gè)電網(wǎng)的安全穩(wěn)定運(yùn)行，輸電線路微氣象參數(shù)的實(shí)時(shí)監(jiān)測(cè)能夠?yàn)殡娋W(wǎng)正常調(diào)度、以及自然災(zāi)害預(yù)測(cè)和控制提供必要的現(xiàn)場(chǎng)信息。輸電線路是電力系統(tǒng)的關(guān)鍵元件之一。為了安全、穩(wěn)定地運(yùn)行，
  • 關(guān)鍵字： DSP  CPLD  輸電線路  氣象監(jiān)測(cè)  

基于CPLD的CCD信號(hào)發(fā)生器的研究

  • 1、引言CCD (Charge Coupled Devices)電荷藕合器件是20世紀(jì)70年代初發(fā)展起來(lái)的新型半導(dǎo)體器件。目前CCD作為光電傳感器由于其具有體積小、重量輕、功耗小、工作電壓低和抗燒毀 等優(yōu)點(diǎn)以及在分辨率、動(dòng)態(tài)范圍、靈敏度
  • 關(guān)鍵字： CPLD  CCD  信號(hào)發(fā)生器  

基于脈沖信號(hào)源的CPLD方法實(shí)現(xiàn)

  • 單片機(jī)產(chǎn)生的脈沖信號(hào)源由于是靠軟件實(shí)現(xiàn)的，所以輸出頻率及步進(jìn)受單片機(jī)時(shí)鐘頻率、指令數(shù)和指令執(zhí)行周期的限制。文中介紹了一種以CPLD為核心的脈沖信號(hào)源，脈沖信號(hào)源的參數(shù)(頻率、占空比)由工控機(jī)通過(guò)I/O板卡設(shè)置，
  • 關(guān)鍵字： 脈沖信號(hào)源  CPLD  單片機(jī)  

CPLD電梯運(yùn)行控制器VHDL

  • 西安航空職業(yè)技術(shù)學(xué)院 李軍法1 引言隨著社會(huì)的發(fā)展。使用電梯越來(lái)越普遍，已從原來(lái)只在商業(yè)大廈、賓館過(guò)渡到在辦公室、居民樓等多種建筑中，并且對(duì)電梯功能的要求也不斷提高，其相應(yīng)控制方式也在不斷發(fā)生變化。電梯的
  • 關(guān)鍵字： CPLD  電梯  運(yùn)行控制器  VHDL  

CPLD DDS正交信號(hào)源濾波器

  • 桂林電子科技大學(xué) 韓劍 李德明 馮雪1 引言由于傳統(tǒng)的多波形函數(shù)信號(hào)發(fā)生器需采用大量分離元件才能實(shí)現(xiàn)，且設(shè)計(jì)復(fù)雜，這里提出一種基于CPLD的多波形函數(shù)信號(hào)發(fā)生器。它采用CPLD作為函數(shù)信號(hào)發(fā)生器的處理器，以單片機(jī)和
  • 關(guān)鍵字： CPLD  DDS  單片機(jī)  

FPGA與CPLD的概念及其區(qū)別

  • 一、FPGA與CPLD的基本概念1.CPLDCPLD主要是由可編程邏輯宏單元(LMC，Logic Macro Cell)圍繞中心的可編程互連矩陣單元組成，其中LMC邏輯結(jié)構(gòu)較復(fù)雜，并具有復(fù)雜的I/O單元互連結(jié)構(gòu)，可由用戶根據(jù)需要生成特定的電路結(jié)
  • 關(guān)鍵字： FPGA    CPLD  

基于JTAG接口的內(nèi)建修調(diào)電路的設(shè)計(jì)

  • 摘要：為減小基準(zhǔn)電壓源的誤差，提高集成電路精度，設(shè)計(jì)了一種基于JTAG接口的熔絲燒斷修調(diào)電路，著重分析JTAG接口及修調(diào)技術(shù)的具體實(shí)現(xiàn)。通過(guò)調(diào)整電路內(nèi)部結(jié)構(gòu)，使基準(zhǔn)電壓在-40到85度的范圍內(nèi)誤差不超過(guò)100ppm，并通
  • 關(guān)鍵字： JTAG接口  修調(diào)技術(shù)  熔絲  基準(zhǔn)電壓  

CPLD 實(shí)現(xiàn)DDS 信號(hào)源的設(shè)計(jì)

  • 中文摘要:利用CPLD 在高速數(shù)據(jù)處理方面的特點(diǎn)設(shè)計(jì)出以VHDL 硬件描述語(yǔ)言為設(shè)計(jì)輸入, 以AL TERA 公司的 EPM 7256 芯片為設(shè)計(jì)載體, 基于DDS 技術(shù)的任意波形信號(hào)發(fā)生器。該信號(hào)發(fā)生器能同時(shí)輸出兩路信號(hào), 輸出信號(hào)的頻
  • 關(guān)鍵字： CPLD  DDS 信號(hào)源  設(shè)計(jì)  

東亞LTE設(shè)備需求強(qiáng)勁　FPGA喜迎4G商機(jī)

  • 東亞地區(qū)長(zhǎng)程演進(jìn)計(jì)畫(LTE)設(shè)備需求，驅(qū)動(dòng)現(xiàn)場(chǎng)可編程閘陣列(FPGA)業(yè)者營(yíng)收攀升。2014年中國(guó)大陸及臺(tái)灣陸續(xù)啟動(dòng)LTE商轉(zhuǎn)，帶動(dòng)龐大的LTE設(shè)備購(gòu)置及基礎(chǔ)建設(shè)投資潮，深耕通訊領(lǐng)域有成的FPGA業(yè)者也趁著這波潮流搭上順風(fēng)
  • 關(guān)鍵字： 4G  LTE  FPGA  IP  嵌入式  PLD  CPLD  
共781條 8/53 |‹ « 6 7 8 9 10 11 12 13 14 15 » ›|

cpld-jtag接口介紹

您好，目前還沒有人創(chuàng)建詞條cpld-jtag接口!
歡迎您創(chuàng)建該詞條，闡述對(duì)cpld-jtag接口的理解，并與今后在此搜索cpld-jtag接口的朋友們分享。    創(chuàng)建詞條

熱門主題

CPLD-JTAG接口    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473