首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> ddr-sdram

基于FPGA的DDR內存條的控制研究

  • 隨著數(shù)據存儲量的日益加大以及存儲速度的加快，大容量的高速存儲變得越來越重要。內存條既能滿足大容量的存儲又能滿足讀寫速度快的要求，這樣使得對內存條控制的應用越來越廣泛。首先介紹了內存條的工作原理，內存條電路設計的注意事項，以及如何使用FPGA實現(xiàn)對DDR內存條的控制，最后給出控制的仿真波形。
  • 關鍵字： DDR  內存條  FPGA  

FPGA最小系統(tǒng)之：硬件系統(tǒng)的設計技巧

  • FPGA的硬件設計不同于DSP和ARM系統(tǒng)，比較靈活和自由。只要設計好專用管腳的電路，通用I/O的連接可以自己定義。因此，F(xiàn)PGA的電路設計中會有一些特殊的技巧可以參考。
  • 關鍵字： EP1C6Q240  Altera  EP1C12Q240  FPGA  SDRAM  FPGA最小系統(tǒng)  

FPGA最小系統(tǒng)之：最小系統(tǒng)電路分析

  • FPGA的管腳主要包括：用戶I/O（User I/O）、配置管腳、電源、時鐘及特殊應用管腳等。其中有些管腳可有多種用途，所以在設計FPGA電路之前，需要認真的閱讀相應FPGA的芯片手冊。
  • 關鍵字： Cyclone  Altera  Flash  FPGA  CPLD  SDRAM  FPGA最小系統(tǒng)  

FPGA最小系統(tǒng)之：最小系統(tǒng)的概念

  • FPGA最小系統(tǒng)是可以使FPGA正常工作的最簡單的系統(tǒng)。它的外圍電路盡量最少，只包括FPGA必要的控制電路。一般所說的FPGA的最小系統(tǒng)主要包括：FPGA芯片、下載電路、外部時鐘、復位電路和電源。如果需要使用NIOS II軟嵌入式處理器還要包括：SDRAM和Flash。一般以上這些組件是FPGA最小系統(tǒng)的組成部分。
  • 關鍵字： FPGA最小系統(tǒng)  Altera  NiosII  Flash  SDRAM  

基于FPGA的LCoS顯示驅動系統(tǒng)的設計與實現(xiàn)

  • 研究了硅基液晶(LCoS)場序彩色顯示驅動系統(tǒng)的設計與實現(xiàn).該系統(tǒng)以FPGA作為主控芯片,用兩片高速DDR2 SDRAM作為幀圖像存儲器.通過對圖像數(shù)據以幀為單位進行處理,系統(tǒng)將并行輸入的紅、綠、藍數(shù)據轉換成申行輸出的紅、綠、藍單色子幀.將該驅動系統(tǒng)與投影光機配合,實現(xiàn)了分辨率為800×600的LCoS場序彩色顯示.
  • 關鍵字： 硅基液晶  DDR  FPGA  

如何玩轉DDR？要先從這五大關鍵技術下手

  • 差分時鐘是DDR的一個重要且必要的設計，但大家對CK#（CKN）的作用認識很少，很多人理解為第二個觸發(fā)時鐘，其實它的真實作用是起到觸發(fā)時鐘校準的作用。
  • 關鍵字： DDR  差分時鐘  DRAM  DDR2  

車用存儲器市場分析

  • 在“2017慕尼黑上海電子展”前夕的“汽車技術日”上，ISSI技術市場經理田步嚴介紹了車用存儲器市場，包括：信息娛樂、ADAS、儀表總成、connectivity telematics四大類。
  • 關鍵字： 汽車  SRAM  DRAM  SDRAM  e.MMC  201704   

ARM開發(fā)步步深入之SDRAM編程示例

  • 　　實驗目的：改變“點燈大法”的執(zhí)行地點，從NandFlash的Steppingstone轉到SDRAM中執(zhí)行，借此掌握存儲控制器的使用?！　?nbsp;驗環(huán)境及說明：恒頤S3C2410開發(fā)板H2410。H2410核心板擴展有64MB的SDRAM，用于設置程序堆棧和存放各種變量。SDRAM選用了兩 片三星公司的K4S561632(4M*16bit*4BANK)，兩片拼成32位數(shù)據寬度的SDRAM存儲系統(tǒng)，并映射到S3C2410的 SROM/SDRAM的BANK6，地址范圍是0x300
  • 關鍵字： ARM  SDRAM  

[ARM筆記]存儲控制器的寄存器使用方法

  • 　　存儲器共有13個寄存器，BANK0~BANK5只需要設置BWSCON和BANKCONx(x為0~5)兩個寄存器;BANK6、BANK7外接SDRAM時，除了BWSCON和BANKCONx(x為6、7)外，還要設置REFRESH、BANKSIZE、MRSRB6、MRSRB7等4個寄存器。下面分類說明(“[y:x]”表示占據了寄存器的位x、x+1、……、y)： 　　1. 位寬和等待控制寄存器BWSCON(Bus Width & Wait Sta
  • 關鍵字： ARM  SDRAM  

利用新一代虛擬探測功能實現(xiàn)DDR等信號去嵌測試

  • 一、內存測試中的難點內存廣泛應用于各類電子產品中，內存測試也是產品測試中的熱點和難點。內存測試中最為關鍵的測試項目為DQ/DQS/CLK之間的時序關系。JEDEC規(guī)范規(guī)定測量這幾個信號之間的時序時測試點需要選擇在靠
  • 關鍵字： 虛擬探測  DDR  信號去嵌測試  

基于FPGA的視頻圖像畫面分割器設計

  • 摘要：為了解決在一個屏幕上收看多個信號源的問題，對基于FPGA技術的視頻圖像畫面分割器進行了研究。研究的主要特色在于構建了以FPGA為核心器件的視頻畫面分割的硬件平臺，首先，將DVI視頻信號，經視頻解碼芯片轉換為
  • 關鍵字： FPGA  DDR2 SDRAM  視頻提取  圖像合成  

FPGA最小系統(tǒng)電路分析：高速SDRAM存儲器接口電路設計

  • 高速SDRAM存儲器接口電路設計SDRAM可作為軟嵌入式系統(tǒng)的(NIOS II)的程序運行空間，或者作為大量數(shù)據的緩沖區(qū)。SDRAM是通用的存儲設備，只要容量和數(shù)據位寬相同，不同公司生產的芯片都是兼容的。一般比較常用的SDRAM
  • 關鍵字： SDRAM  FPGA  最小系統(tǒng)  電路分析    

基于FPGA 的DDR SDRAM控制器在高速數(shù)據采集系統(tǒng)中應用

  • 實現(xiàn)數(shù)據的高速大容量存儲是數(shù)據采集系統(tǒng)中的一項關鍵技術。本設計采用Altera 公司Cyclone系列的FPGA 完成了對DDR SDRAM 的控制，以狀態(tài)機來描述對DDR SDRAM 的各種時序操作，設計了DDR SDRAM 的數(shù)據與命令接口。用控
  • 關鍵字： SDRAM  FPGA  DDR  控制器    

FPGA與DDR3 SDRAM的接口設計

  • DDR3 SDRAM內存的總線速率達到600 Mbps to 1.6 Gbps (300 to 800 MHz)，1.5V的低功耗工作電壓，采用90nm制程達到2Gbits的高密度。這個架構毫無疑問更快、更大，每比特的功耗也更低，但是如何實現(xiàn)FPGA和DDR3 SDRAM DI
  • 關鍵字： SDRAM  FPGA  DDR3  接口設計    

高速存儲器的調試和評估――不要僅僅停留在一致性測試上

  • 引言：DDR4 等存儲技術的發(fā)展帶動存儲器速度與功率效率空前提升，僅僅停留在一致性測試階段，已經不能滿足日益深入的調試和評估需求。DDR 存儲器的測試項目涵蓋了電氣特性和時序關系，由JEDEC明確定義，JEDEC 規(guī)范并
  • 關鍵字： 高速存儲器    一致性測試    DDR  
共235條 3/16 « 1 2 3 4 5 6 7 8 9 10 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473