fpga ip 文章進(jìn)入fpga ip技術(shù)社區(qū)

如何在FPGA中實(shí)現(xiàn)狀態(tài)機(jī)

　　FPGA常常用于執(zhí)行基于序列和控制的行動(dòng)，比如實(shí)現(xiàn)一個(gè)簡(jiǎn)單的通信協(xié)議。對(duì)于設(shè)計(jì)人員來(lái)說(shuō)，滿足這些行動(dòng)和序列要求的最佳方法則是使用狀態(tài)機(jī)。狀態(tài)機(jī)是在數(shù)量有限的狀態(tài)之間進(jìn)行轉(zhuǎn)換的邏輯結(jié)構(gòu)。一個(gè)狀態(tài)機(jī)在某個(gè)特定的時(shí)間點(diǎn)只處于一種狀態(tài)。但在一系列觸發(fā)器的觸發(fā)下，將在不同狀態(tài)間進(jìn)行轉(zhuǎn)換。　　理論上講，狀態(tài)機(jī)可以分為Moore狀態(tài)機(jī)和Mealy狀態(tài)機(jī)兩大類。它們之間的差異僅在于如何生成狀態(tài)機(jī)的輸出。Moore狀態(tài)機(jī)的輸出僅為當(dāng)前狀態(tài)的函數(shù)。典型的例子就是計(jì)數(shù)器。而Mealy狀態(tài)機(jī)的輸出是當(dāng)前狀態(tài)和輸入的函
關(guān)鍵字： FPGA 狀態(tài)機(jī)

基于FPGA的電力諧波檢測(cè)設(shè)計(jì)

　　基于FFT算法的電力系統(tǒng)諧波檢測(cè)裝置，大多采用DSP芯片設(shè)計(jì)。DSP芯片是采用哈佛結(jié)構(gòu)設(shè)計(jì)的一種CPU，運(yùn)算能力很強(qiáng)，速度很快;但是其順序執(zhí)行的模式限制了其進(jìn)行FFT運(yùn)算的速度。而現(xiàn)場(chǎng)可編程邏輯門陣列(Field Programmable Gate Array, FPGA)在近年來(lái)獲得了突飛猛進(jìn)的發(fā)展，目前已成為實(shí)現(xiàn)數(shù)字系統(tǒng)的主流平臺(tái)之一。與DSP相比，F(xiàn)PGA最大的優(yōu)勢(shì)就是可以進(jìn)行并行計(jì)算。在進(jìn)行FFT 這類并行運(yùn)算為主的算法時(shí)，采用FPGA的優(yōu)勢(shì)不言而喻。用FPGA實(shí)現(xiàn)FFT算法進(jìn)行諧波檢測(cè)成為
關(guān)鍵字： Xilinx FPGA DSP

基于CPLD的LED點(diǎn)陣顯示控制器

　　現(xiàn)場(chǎng)可編程器件(FPGA和CPLD)等ISP器件無(wú)須編程器，利用器件廠商提供的編程套件，采用自頂而下的模塊化設(shè)計(jì)方法，使用原理圖或硬件描述語(yǔ)言(VHDL)等方法來(lái)描述電路邏輯關(guān)系，可直接對(duì)安裝在目標(biāo)板上的器件編程。它易學(xué)、易用、簡(jiǎn)化了系統(tǒng)設(shè)計(jì)，減小了系統(tǒng)規(guī)模，縮短設(shè)計(jì)周期，降低了生產(chǎn)設(shè)計(jì)成本，從而給電子產(chǎn)品的設(shè)計(jì)和生產(chǎn)帶來(lái)了革命性的變化。　　1、系統(tǒng)結(jié)構(gòu)及工作原理　　LED點(diǎn)陣顯示控制的傳統(tǒng)方式是采用單片機(jī)或系統(tǒng)機(jī)作為CPU來(lái)實(shí)現(xiàn)，當(dāng)系統(tǒng)顯示的信息比較多時(shí)，由于單片機(jī)的輸入/輸出端口(I/O)
關(guān)鍵字： CPLD LED FPGA

基于FPGA的LED點(diǎn)陣顯示字符設(shè)計(jì)

　　隨著社會(huì)的發(fā)展和信息時(shí)代對(duì)各類信息快速發(fā)布的需要，許多政府部門和企事業(yè)單位從提高自身形象和信息規(guī)范化管理考慮，廣泛采用LED 電子顯示屏顯示產(chǎn)品，此類多媒體顯示系統(tǒng)通過(guò)一定的控制方式，用于顯示文字、圖形、圖像、動(dòng)畫(huà)、股市行情等各種信息以及電視、錄像、DVD 等信號(hào)，是交通指揮引導(dǎo)、部隊(duì)作戰(zhàn)、電力部門、公共場(chǎng)所進(jìn)行企業(yè)形象宣傳、信息發(fā)布和精神文明建設(shè)的有效工具和良好窗口。　　采用現(xiàn)場(chǎng)可編程邏輯器件( FPGA) 作為控制器，選擇合適的器件，利用器件豐富的I/O 口、內(nèi)部邏輯和連線資源，
關(guān)鍵字： FPGA LED ALTERA

基于FPGA的LCD顯示遠(yuǎn)程更新的設(shè)計(jì)方案及原理圖

　　一設(shè)計(jì)概述　　1.1目標(biāo)領(lǐng)域和主要應(yīng)用　　如今，交通在現(xiàn)代人的生活中所占比重越來(lái)越重要。如何安全，高效的利用道路資源是每個(gè)人都要面對(duì)的問(wèn)題。現(xiàn)有車載GPS導(dǎo)航只能查看到道路走向信息，卻不能查看到道路上的各種突發(fā)情況，比如交通事故、堵車現(xiàn)象、交通臨時(shí)管制、禁止部分車輛通行、臨時(shí)禁止左右轉(zhuǎn)、道路維修、道路更改的情況。這時(shí)如果有能夠?qū)崟r(shí)更新并對(duì)外發(fā)布和顯示交通信息、道路狀況信息和設(shè)施狀況等，能起到減少堵塞程度，提高道路通行能力的作用。也間接提高了交通運(yùn)輸，人們出行的效率。　　該項(xiàng)目是基于FPG
關(guān)鍵字： FPGA LCD GPS

基于fpga二維小波變換核的實(shí)時(shí)可重構(gòu)電路

　　項(xiàng)目背景及可行性分析　　2.1 項(xiàng)目名稱及摘要：　　基于fpga二維小波變換核的實(shí)時(shí)可重構(gòu)電路　　現(xiàn)場(chǎng)可編程門陣列為可進(jìn)化設(shè)計(jì)提供了一個(gè)理想的模板。FPGAs 提供了一個(gè)硬件環(huán)境，這個(gè)環(huán)境可將邏輯物理實(shí)現(xiàn)和布線資源按照為了特定功能所配置的比特流而重新組織構(gòu)建起來(lái)。 RTR設(shè)計(jì)工具繞過(guò)傳統(tǒng)的fpga綜合以及比特流生成過(guò)程使可進(jìn)化設(shè)計(jì)成為可能. JBits工具套裝就為在Xilinx 的Virtex系列和4000系列設(shè)備上進(jìn)行RTR設(shè)計(jì)提供了一個(gè)設(shè)計(jì)環(huán)境。　　這個(gè)項(xiàng)目旨在利用J
關(guān)鍵字： fpga 小波變換 IP核

FPGA研發(fā)之道（25）-管腳

　　管腳是FPGA重要的資源之一，F(xiàn)PGA的管腳分別包括，電源管腳，普通I/O，配置管腳，時(shí)鐘專用輸入管腳GCLK等。　　(1)電源管腳：　　通常來(lái)說(shuō)： FPGA內(nèi)部的電壓包括內(nèi)核電壓和I/O電壓。　　1.內(nèi)核電壓：即FPGA內(nèi)部邏輯的供電。通常會(huì)較I/O電壓較低，隨著FPGA的工藝的進(jìn)度，F(xiàn)PGA的內(nèi)核電壓逐漸下降，這也是降低功耗的大勢(shì)所趨。　　2.I/O電壓 (Bank的參考電壓)。每個(gè)BANK都會(huì)有獨(dú)立的I/O電壓輸入。也就是每個(gè)BANK的參考電壓設(shè)定后，本BANK上所有I/O的電平
關(guān)鍵字： FPGA GCLK

FPGA研發(fā)之道（24）-控制（下）

　　首先依次回答上篇提出的幾個(gè)問(wèn)題：　　第一個(gè)問(wèn)題：如何避免狀態(tài)機(jī)產(chǎn)生lacth 示例如下，通過(guò)在always(*)語(yǔ)句塊中，添加默認(rèn)賦值，ns_state = cs_state; 　　always@(*) 　　ns_state = cs_state; 　　case(cs_state) 　　idle : 　　if(start) 　　ns_state = op1_state; 　　op0_state : 　　if(op0_over) 　　ns_state = op1_state; 　
關(guān)鍵字： FPGA 狀態(tài)機(jī)

FPGA研發(fā)之道(23)-控制（上）

　　本質(zhì)上說(shuō)，F(xiàn)PGA的模塊設(shè)計(jì)就是將輸入轉(zhuǎn)化成想要得到的輸出結(jié)果。而除了某些簡(jiǎn)單模塊，即在當(dāng)拍內(nèi)完成，即將輸入進(jìn)行邏輯操作后，再輸出。(如簡(jiǎn)單加法器等)。其余大部分的設(shè)計(jì)需要通過(guò)時(shí)序邏輯和組合邏輯混合實(shí)現(xiàn)，時(shí)序邏輯帶來(lái)就是延遲起效的問(wèn)題，舉例說(shuō)，如實(shí)現(xiàn)某個(gè)信號(hào)(start)起效后，接下來(lái)五個(gè)周期需要分別進(jìn)行五種操作，分別是op0,op1,op2,op3,op4 等等。如何進(jìn)行控制，這就是每個(gè)工程師要面對(duì)的問(wèn)題。　　對(duì)于簡(jiǎn)單控制，分別可以采用計(jì)數(shù)和移位寄存器的方式來(lái)解決問(wèn)題。而對(duì)于較為復(fù)雜的控制，則需
關(guān)鍵字： FPGA 狀態(tài)機(jī) 計(jì)數(shù)器

FPGA研發(fā)之道(22)-交換矩陣

　　如果在FPGA設(shè)計(jì)中，需要多端口，大數(shù)據(jù)量的交換，那么交換矩陣則是一個(gè)不錯(cuò)的實(shí)現(xiàn)方案。交換矩陣使用的目的主要有幾個(gè)，一，靈活的端口轉(zhuǎn)發(fā)。通過(guò)交換矩陣靈活實(shí)現(xiàn)數(shù)據(jù)流的靈活交換，減少外部負(fù)責(zé)控制。二，高效的轉(zhuǎn)發(fā)效率，交換矩陣能夠?qū)崿F(xiàn)通常單一總線不能達(dá)到的轉(zhuǎn)發(fā)效率，滿足高吞吐量的系統(tǒng)的需要。三，系統(tǒng)設(shè)計(jì)以交換矩陣為中心，便于IP集成和模塊復(fù)用。　　交換矩陣的實(shí)現(xiàn)方案較為復(fù)雜，最早的交換沿襲了共享總線式的架構(gòu)，因此對(duì)于某個(gè)端口需要傳輸，則其他端口只能阻塞，等待總線空閑后再進(jìn)行傳輸。而交換矩陣則是一個(gè)全互
關(guān)鍵字： FPGA 交換矩陣

基于MPSoC的以太網(wǎng)接口設(shè)計(jì)與實(shí)現(xiàn)

　　研究了以太網(wǎng)在多核系統(tǒng)中的數(shù)據(jù)通訊，設(shè)計(jì)了以太網(wǎng)IP核到MPSoC網(wǎng)絡(luò)資源的硬件接口。闡述了設(shè)計(jì)中各模塊的實(shí)現(xiàn)功能和設(shè)計(jì)方法，通過(guò)仿真和FPGA驗(yàn)證結(jié)果表明，以太網(wǎng)接口數(shù)據(jù)通訊具有實(shí)時(shí)和高吞吐率。實(shí)現(xiàn)了多核系統(tǒng)與網(wǎng)絡(luò)數(shù)據(jù)的信息傳遞，硬件設(shè)計(jì)結(jié)構(gòu)簡(jiǎn)單、性能穩(wěn)定可靠。　　隨著電子信息技術(shù)發(fā)展，網(wǎng)絡(luò)通信在日常生活中應(yīng)用越來(lái)越廣泛，以太網(wǎng)技術(shù)經(jīng)歷了10 Mbit·s-1到10 Gbit·s-1的發(fā)展歷程。當(dāng)前電子設(shè)備網(wǎng)絡(luò)化、多媒體技術(shù)、數(shù)字圖像處理技術(shù)成為研究的熱點(diǎn)，片上多核系
關(guān)鍵字： MPSoC 以太網(wǎng) FPGA

東亞LTE設(shè)備需求強(qiáng)勁　FPGA業(yè)者喜迎4G商機(jī)

　　東亞地區(qū)長(zhǎng)程演進(jìn)計(jì)畫(huà)(LTE)設(shè)備需求，驅(qū)動(dòng)現(xiàn)場(chǎng)可編程閘陣列(FPGA)業(yè)者營(yíng)收攀升。2014年中國(guó)大陸及臺(tái)灣陸續(xù)啟動(dòng)LTE商轉(zhuǎn)，帶動(dòng)龐大的LTE設(shè)備購(gòu)置及基礎(chǔ)建設(shè)投資潮，深耕通訊領(lǐng)域有成的FPGA業(yè)者也趁著這波潮流搭上順風(fēng)車，大發(fā)LTE財(cái)。　　賽靈思(Xilinx)亞太區(qū)銷售與市場(chǎng)副總裁楊飛表示，中國(guó)大陸于2013年底發(fā)放LTE營(yíng)運(yùn)牌照后，業(yè)界都在引頸期盼這個(gè)全球最大的內(nèi)需市場(chǎng)將為L(zhǎng)TE供應(yīng)鏈帶來(lái)一波新氣象;果不其然，2014年中國(guó)大陸三大電信營(yíng)運(yùn)商陸續(xù)啟動(dòng)LTE商轉(zhuǎn)，加上臺(tái)灣LTE網(wǎng)路也隨后開(kāi)
關(guān)鍵字： Xilinx FPGA LTE

進(jìn)軍數(shù)據(jù)中心應(yīng)用 FPGA業(yè)者走合作策略

　　因應(yīng)網(wǎng)路速度的提升與資料呈現(xiàn)暴炸性的成長(zhǎng)，資料中心無(wú)疑是IT領(lǐng)域下一波決戰(zhàn)的主戰(zhàn)場(chǎng)，這從網(wǎng)路服務(wù)業(yè)者，如Google、臉書(shū)與亞馬遜近期的動(dòng)作來(lái)看，就能窺見(jiàn)端倪。　　 ? 　　Xilinx亞太區(qū)銷售及市場(chǎng)副總裁楊飛　　就晶片供應(yīng)商而言，過(guò)去一直以來(lái)，大多都是CPU與GPU業(yè)者扮演主導(dǎo)角色，如今FPGA(可編程邏輯閘陣列)業(yè)者們，也對(duì)該應(yīng)用領(lǐng)域有相當(dāng)積極的動(dòng)作。Xilinx亞太區(qū)銷售及市場(chǎng)副總裁楊飛便表示，伺服器業(yè)者們都在思考如何降低功耗的問(wèn)題，再加上伺服器或是資料中心本身也都會(huì)
關(guān)鍵字： Altera FPGA GPU

基于FPGA的多傳感器管道內(nèi)漏磁檢測(cè)系統(tǒng)

　　針對(duì)傳統(tǒng)管道漏磁檢測(cè)器檢測(cè)精度的不足，提出了新式的基于FPGA的高精度管道漏磁檢測(cè)系統(tǒng)設(shè)計(jì)，以適應(yīng)813mm管徑的管道檢測(cè)任務(wù)。主要介紹了系統(tǒng)邏輯設(shè)計(jì)，實(shí)現(xiàn)了多達(dá)400路傳感器漏磁檢測(cè)信號(hào)的采集與存儲(chǔ)。該設(shè)計(jì)融合了多種總線協(xié)議，可有效解決管道漏磁檢測(cè)中的采集速率、功耗和精度的問(wèn)題。經(jīng)實(shí)驗(yàn)驗(yàn)證，方案切實(shí)可行，為設(shè)計(jì)高精度管道漏磁檢測(cè)系統(tǒng)提供了新的解決方案。　　基于FPGA的多傳感器管道內(nèi)漏磁檢測(cè)系統(tǒng).pdf
關(guān)鍵字： FPGA 傳感器

基于路徑延時(shí)匹配的硬件IP核知識(shí)產(chǎn)權(quán)保護(hù)方法

　　摘要：隨著集成電路產(chǎn)業(yè)的迅速發(fā)展，集成電路設(shè)計(jì)的安全性越來(lái)越受重視，電路設(shè)計(jì)盜用等知識(shí)產(chǎn)權(quán)(IP)侵權(quán)行為嚴(yán)重?fù)p害了設(shè)計(jì)者和消費(fèi)者的權(quán)益，阻礙了集成電路產(chǎn)業(yè)的發(fā)展。本文提出了一種有效保護(hù)IP核的方法，通過(guò)設(shè)計(jì)一個(gè)保護(hù)電路，控制功能電路運(yùn)行結(jié)果的輸出，在消費(fèi)者未取得合法授權(quán)時(shí),功能電路無(wú)法正常工作，從而達(dá)到了保護(hù)電路的目的。本文將該保護(hù)方法運(yùn)用在實(shí)際的電路上，進(jìn)行仿真并驗(yàn)證了該方法的有效性。　　引言　　隨著片上系統(tǒng)SoC的迅速發(fā)展，IP復(fù)用的知識(shí)產(chǎn)權(quán)保護(hù)問(wèn)題日益嚴(yán)重，危害了設(shè)計(jì)者和消費(fèi)者的權(quán)益[
關(guān)鍵字： IP核 FPGA 寄存器 IP固核 RDY 201412