fpga soc 文章進(jìn)入fpga soc技術(shù)社區(qū)

FPGA設(shè)計(jì)開發(fā)軟件ISE使用技巧之：增量式設(shè)計(jì)（Incremental Design）技巧

　　6.6 增量式設(shè)計(jì)(Incremental Design)技巧　　本節(jié)將對(duì)ISE下增量式設(shè)計(jì)做一個(gè)全面的介紹。FPGA作為一種現(xiàn)場(chǎng)可編程邏輯器件，其現(xiàn)場(chǎng)可重編程特性能夠提高調(diào)試速度。每次硬件工程師可以很方便地改變?cè)O(shè)計(jì)，重新進(jìn)行綜合、實(shí)現(xiàn)、布局布線，并對(duì)整個(gè)設(shè)計(jì)重新編程。　　然而當(dāng)設(shè)計(jì)算法比較復(fù)雜時(shí)，每一次綜合、實(shí)現(xiàn)、布局布線需要花很長(zhǎng)的時(shí)間。即使僅僅改變?cè)O(shè)計(jì)中的一點(diǎn)，也會(huì)使綜合編譯的時(shí)間成倍增加。而且更為麻煩的是如果整個(gè)工程的運(yùn)行頻率很高，對(duì)時(shí)序的要求也很嚴(yán)格，這樣重新布線往往會(huì)造成整個(gè)時(shí)序錯(cuò)
關(guān)鍵字： FPGA ISE

FPGA設(shè)計(jì)開發(fā)軟件ISE使用技巧之：編譯與仿真設(shè)計(jì)工程

　　6.5 編譯與仿真設(shè)計(jì)工程　　編寫代碼完成之后，一個(gè)很重要的工作就是驗(yàn)證代碼功能的正確性，這就需要對(duì)代碼進(jìn)行編譯與仿真。編譯主要是為了檢查代碼是否存在語(yǔ)法錯(cuò)誤，仿真主要為了驗(yàn)證代碼實(shí)現(xiàn)的功能是否正確。　　編譯和仿真設(shè)計(jì)工程在整個(gè)設(shè)計(jì)中占有很重要的地位。因?yàn)榇a功能不正確或代碼的編寫風(fēng)格不好對(duì)后期的設(shè)計(jì)會(huì)有很大的影響，所以需要花很多時(shí)間在設(shè)計(jì)工程的仿真上。　　在這一節(jié)中將通過(guò)一個(gè)具體的實(shí)例來(lái)介紹如何對(duì)編譯工程代碼以及如何使用ISE自帶的仿真工具ISE Simulator進(jìn)行仿真。　　1.
關(guān)鍵字： FPGA ISE

FPGA設(shè)計(jì)開發(fā)軟件ISE使用技巧之：創(chuàng)建設(shè)計(jì)工程

　　6.4 創(chuàng)建設(shè)計(jì)工程　　本節(jié)將重點(diǎn)講述如何在ISE下創(chuàng)建一個(gè)新的工程。要完成一個(gè)設(shè)計(jì)，第一步要做的就是新建一個(gè)工程。具體創(chuàng)建一個(gè)工程有以下幾個(gè)步驟。　　(1)打開Project Navigator，啟動(dòng)ISE集成環(huán)境。　　ISE的啟動(dòng)請(qǐng)參見(jiàn)6.2節(jié)。　　(2)選擇“File”/“New Project”菜單項(xiàng)，啟動(dòng)新建工程對(duì)話框。　　會(huì)彈出如圖6.9的對(duì)話框。　　如圖6.9所示，新建工程時(shí)需要設(shè)置工程名稱和新建工程的路徑，還要設(shè)置
關(guān)鍵字： FPGA ISE

FPGA設(shè)計(jì)開發(fā)軟件ISE使用技巧之：ISE軟件的設(shè)計(jì)流程

　　6.3 ISE軟件的設(shè)計(jì)流程　　Xilinx公司的ISE軟件是一套用以開發(fā)Xilinx公司的FPGA&CPLD的集成開發(fā)軟件，它提供給用戶一個(gè)從設(shè)計(jì)輸入到綜合、布線、仿真、下載的全套解決方案，并很方便地同其他EDA工具接口。　　其中，原理圖輸入用的是第三方軟件ECS;狀態(tài)圖輸入用的是StateCAD;HDL綜合可以使用Xilinx公司開發(fā)的XST、Synopsys公司開發(fā)的FPGA Express和Synplicity公司的Synplify/Synplify Pro等;測(cè)試激勵(lì)可以是圖
關(guān)鍵字： FPGA Xilinx ISE

FPGA設(shè)計(jì)開發(fā)軟件ISE使用技巧之：ISE軟件的安裝與啟動(dòng)

　　6.2 ISE軟件的安裝與啟動(dòng) 　　6.2.1 ISE軟件的安裝　　ISE的安裝改變了license管理方式，在安裝后并不需要任何license支持，僅僅是在這安裝過(guò)程式中輸入ISE的注冊(cè)序列號(hào)(Register ID)即可。ISE 7.1i安裝啟動(dòng)界面如圖6.1所示。　　　　圖6.1 ISE 7.1i安裝啟動(dòng)界面　　安裝ISE時(shí)只需要根據(jù)所選的版本是在PC機(jī)或工作站上，然后根據(jù)軟件的提示安裝即可，這里不做詳細(xì)敘述，只對(duì)安裝的幾個(gè)問(wèn)題進(jìn)行說(shuō)明。　　1.環(huán)境變量
關(guān)鍵字： FPGA ISE

FPGA設(shè)計(jì)開發(fā)軟件ISE使用技巧之：ISE軟件簡(jiǎn)介

　　ISE軟件簡(jiǎn)介　　Xilinx作為當(dāng)界上最大的FPGA/CPLD生產(chǎn)商之一，長(zhǎng)期以來(lái)一直推動(dòng)著FPGA/CPLD技術(shù)的發(fā)展。其開發(fā)的軟件也不斷升級(jí)換代，由早期的Foundation系列逐步發(fā)展到目前的ISE 9.x系列。　　ISE是集成綜合環(huán)境的縮寫，它是Xillinx FPGA/CPLD的綜合性集成設(shè)計(jì)平臺(tái)，該平臺(tái)集成了設(shè)計(jì)、輸入、仿真、邏輯綜合、布局布線與實(shí)現(xiàn)、時(shí)序分板、芯片下載與配置、功率分析等幾乎所有設(shè)計(jì)流程所需工具。　　ISE系列軟件分為4個(gè)系列：WebPACK、BaseX、Fo
關(guān)鍵字： FPGA ISE

基于京微雅格低功耗FPGA的8b/10b SERDES的接口設(shè)計(jì)

　　摘要　　串行接口常用于芯片至芯片和電路板至電路板之間的數(shù)據(jù)傳輸。隨著系統(tǒng)帶寬不斷增加至多吉比特范圍，并行接口已經(jīng)被高速串行鏈接，或SERDES (串化器/ 解串器)所取代。起初， SERDES 是獨(dú)立的ASSP 或ASIC 器件。在過(guò)去幾年中已經(jīng)看到有內(nèi)置SERDES 的FPGA 器件系列，但多見(jiàn)于高端FPGA芯片中，而且價(jià)格昂貴。　　本方案是以CME最新的低功耗系列FPGA的HR03為平臺(tái)，實(shí)現(xiàn)8/10b的SerDes接口，包括SERDES收發(fā)單元，通過(guò)完全數(shù)字化的方法實(shí)現(xiàn)SERDES的CD
關(guān)鍵字：京微雅格 FPGA

零基礎(chǔ)學(xué)FPGA（十一）一步一腳印之基于FIFO的串口發(fā)送機(jī)設(shè)計(jì)全流程及常見(jiàn)錯(cuò)誤詳解

　　記得在上幾篇博客中，有幾名網(wǎng)友提出要加進(jìn)去錯(cuò)誤分析這一部分，那我們就從今天這篇文章開始加進(jìn)去我在消化這段代碼的過(guò)程中遇到的迷惑，與大家分享。　　今天要寫的是一段基于FIFO的串口發(fā)送機(jī)設(shè)計(jì)，之前也寫過(guò)串口發(fā)送的電路，這次寫的與上次的有幾分類似。這段代碼也是我看過(guò)別人寫過(guò)的之后，消化一下再根據(jù)自己的理解寫出來(lái)的，下面是我寫這段代碼的全部流程和思路，希望對(duì)剛開始接觸的朋友來(lái)說(shuō)有一點(diǎn)點(diǎn)的幫助，也希望有經(jīng)驗(yàn)的朋友給予寶貴的建議。　　首先來(lái)解釋一下FIFO的含義，F(xiàn)IFO就是First Input Fi
關(guān)鍵字： FPGA FIFO

美高森美發(fā)布領(lǐng)先的FPGA新產(chǎn)品概覽

　　1. 超安全SmartFusion2? SoC FPGA和 IGLOO2? FPGA 　　美高森美的超安全SmartFusion2? SoC FPGA和 IGLOO2? FPGA器件，無(wú)論在器件、設(shè)計(jì)和系統(tǒng)層次上的安全特性都比其他領(lǐng)先FPGA制造商更先進(jìn)。新的數(shù)據(jù)安全特性現(xiàn)已成為美高森美主流SmartFusion2 SoC FPGA和 IGLOO2 FPGA器件的一部分，可讓開發(fā)人員充分利用器件本身所具有的同級(jí)別器件中的最低功耗,高可靠性和最佳安全技術(shù)，以期構(gòu)建高度差
關(guān)鍵字：美高森美 SmartFusion2 FPGA

視頻跟蹤算法在Davinci SOC上的實(shí)現(xiàn)與優(yōu)化

　　引言　　目標(biāo)跟蹤作為計(jì)算機(jī)視覺(jué)的一個(gè)極具挑戰(zhàn)性的研究任務(wù)，已被廣泛的應(yīng)用在人機(jī)交互、智能監(jiān)控、醫(yī)學(xué)圖像處理等領(lǐng)域中。目標(biāo)跟蹤的本質(zhì)是在圖像序列中識(shí)別出目標(biāo)的同時(shí)對(duì)其進(jìn)行精確定位。為了克服噪聲、遮擋、背景的改變等對(duì)目標(biāo)識(shí)別帶來(lái)的困難，出現(xiàn)了很多的跟蹤算法。　　因?yàn)槟繕?biāo)跟蹤算法需要處理的數(shù)據(jù)量大、運(yùn)算復(fù)雜，需要性能強(qiáng)大的處理器才能實(shí)時(shí)處理。我們選用TI推出的最新產(chǎn)品TMS320DM6446實(shí)現(xiàn)算法。TMS320DM6446是一款高度集成的片上系統(tǒng)，集成了可以運(yùn)行頻率高達(dá)594MHz的C64x+ D
關(guān)鍵字： DSP Davinci SOC

FPGA時(shí)序約束的6種方法

　　對(duì)自己的設(shè)計(jì)的實(shí)現(xiàn)方式越了解，對(duì)自己的設(shè)計(jì)的時(shí)序要求越了解，對(duì)目標(biāo)器件的資源分布和結(jié)構(gòu)越了解，對(duì)EDA工具執(zhí)行約束的效果越了解，那么對(duì)設(shè)計(jì)的時(shí)序約束目標(biāo)就會(huì)越清晰，相應(yīng)地，設(shè)計(jì)的時(shí)序收斂過(guò)程就會(huì)更可控。　　下文總結(jié)了幾種進(jìn)行時(shí)序約束的方法。按照從易到難的順序排列如下：　　0.核心頻率約束　　這是最基本的，所以標(biāo)號(hào)為0. 　　1.核心頻率約束+時(shí)序例外約束　　時(shí)序例外約束包括FalsePath、MulticyclePath、MaxDelay、MinDelay.但這還不是最完整的時(shí)序約束
關(guān)鍵字： FPGA 時(shí)序約束

從硬件角度討論FPGA開發(fā)框架

　　FPGA采用了邏輯單元陣列概念，內(nèi)部包括可配置邏輯模塊、輸出輸入模塊和內(nèi)部連線三個(gè)部分。每一塊FPGA芯片都是由有限多個(gè)帶有可編程連接的預(yù)定義源組成來(lái)實(shí)現(xiàn)一種可重構(gòu)數(shù)字電路。　　長(zhǎng)久以來(lái)新型FPGA的功能和性能已經(jīng)為它們贏得系統(tǒng)中的核心位置，成為許多產(chǎn)品的主要數(shù)據(jù)處理引擎。　　鑒于FPGA在如此多應(yīng)用中的重要地位，采取正式且注重方法的開發(fā)流程來(lái)處理FPGA設(shè)計(jì)比以往更加重要。該流程旨在避免開發(fā)周期后期因發(fā)現(xiàn)設(shè)計(jì)缺陷而不得不進(jìn)行費(fèi)時(shí)費(fèi)錢的設(shè)計(jì)修改，而且該缺陷還可能對(duì)項(xiàng)目進(jìn)度計(jì)劃、成本和質(zhì)量造成災(zāi)
關(guān)鍵字： FPGA

【從零開始走進(jìn)FPGA】美好開始——我流啊流啊流

　　按照基于Windows的語(yǔ)言(C、C++、C#)等編程語(yǔ)言的初學(xué)入門教程，第一個(gè)歷程應(yīng)該是“Hello World!”的例程。但由于硬件上的驅(qū)動(dòng)難易程度，此例程將在在后續(xù)章程中推出。硬件工程師學(xué)習(xí)開發(fā)板的第一個(gè)例程：流水燈，一切美好的開始。　　本章將會(huì)在設(shè)計(jì)代碼的同時(shí)，講解Quartus II 軟件的使用，后續(xù)章節(jié)中只講軟件的思想，以及解決方案，不再做過(guò)多的累贅描述。　　一、Step By Step 建立第一個(gè)工程　　(1)建立第一個(gè)工程，F(xiàn)ile-New-New
關(guān)鍵字： FPGA Quartus II

基于FPGA的跨時(shí)鐘域信號(hào)處理——MCU

　　說(shuō)到異步時(shí)鐘域的信號(hào)處理，想必是一個(gè)FPGA設(shè)計(jì)中很關(guān)鍵的技術(shù)，也是令很多工程師對(duì)FPGA望而卻步的原因。但是異步信號(hào)的處理真的有那么神秘嗎?那么就讓特權(quán)同學(xué)和你一起慢慢解開這些所謂的難點(diǎn)問(wèn)題，不過(guò)請(qǐng)注意，今后的這些關(guān)于異步信號(hào)處理的文章里將會(huì)重點(diǎn)從工程實(shí)踐的角度出發(fā)，以一些特權(quán)同學(xué)遇到過(guò)的典型案例的設(shè)計(jì)為依托，從代碼的角度來(lái)剖析一些特權(quán)同學(xué)認(rèn)為經(jīng)典的跨時(shí)鐘域信號(hào)處理的方式。這些文章都是即興而寫，可能不會(huì)做太多的分類或者歸納，也有一些特例，希望網(wǎng)友自己把握。　　另外，關(guān)于異步時(shí)鐘域的話題，推薦大家
關(guān)鍵字： FPGA MCU

跨越鴻溝：同步世界中的異步信號(hào)

　　只有最初級(jí)的邏輯電路才使用單一的時(shí)鐘。大多數(shù)與數(shù)據(jù)傳輸相關(guān)的應(yīng)用都有與生俱來(lái)的挑戰(zhàn)，即跨越多個(gè)時(shí)鐘域的數(shù)據(jù)移動(dòng)，例如磁盤控制器、CDROM/DVD 控制器、調(diào)制解調(diào)器、網(wǎng)卡以及網(wǎng)絡(luò)處理器等。當(dāng)信號(hào)從一個(gè)時(shí)鐘域傳送到另一個(gè)時(shí)鐘域時(shí)，出現(xiàn)在新時(shí)鐘域的信號(hào)是異步信號(hào)。　　在現(xiàn)代 IC、ASIC 以及 FPGA 設(shè)計(jì)中，許多軟件程序可以幫助工程師建立幾百萬(wàn)門的電路，但這些程序都無(wú)法解決信號(hào)同步問(wèn)題。設(shè)計(jì)者需要了解可靠的設(shè)計(jì)技巧，以減少電路在跨時(shí)鐘域通信時(shí)的故障風(fēng)險(xiǎn)。　　基礎(chǔ) 　　從事多時(shí)鐘設(shè)計(jì)的第一
關(guān)鍵字： FPGA 異步信號(hào) FIFO