fpga+dsp 文章進(jìn)入fpga+dsp技術(shù)社區(qū)

基于SOPC的通用型JTAG調(diào)試器的設(shè)計(jì)

　　SOPC技術(shù)的發(fā)展，給仿真器指出了新的發(fā)展方向。所謂SOPC技術(shù)，就是指用可編程技術(shù)將整個(gè)系統(tǒng)放在一塊硅片上。在傳統(tǒng)設(shè)計(jì)中電路級(jí)相互獨(dú)立的各個(gè)系統(tǒng)被集成到一塊FPGA芯片中。　　SOPC的可重用性是一種先進(jìn)的設(shè)計(jì)思想。為了降低用戶的負(fù)擔(dān)，避免重復(fù)勞動(dòng)，將一些在數(shù)字電路中常用但比較復(fù)雜的功能模塊，比如SDRAM控制器等，設(shè)計(jì)成可修改參數(shù)的模塊，用戶在設(shè)計(jì)系統(tǒng)時(shí)可以直接調(diào)用這些模塊。這些特定的功能模塊被稱為IPcore(知識(shí)產(chǎn)權(quán)核)。由于IPcore通常是很成熟的，因此降低了開發(fā)風(fēng)險(xiǎn)。　　本文利用
關(guān)鍵字： SOPC JTAG FPGA

基于Flash和JTAG接口的FPGA多配置系統(tǒng)

　　引言　　針對(duì)需要切換多個(gè)FPGA配置碼流的場合， Xilinx公司提出了一種名為System ACE的解決方案，它利用CF(Compact Flash)存儲(chǔ)卡來替代配置用PROM，用專門的ACE控制芯片完成CF卡的讀寫，上位機(jī)軟件生成專用的ACE文件并下載到CF存儲(chǔ)卡中，上電后通過ACE控制芯片實(shí)現(xiàn)不同配置碼流間的切換[1]。　　System ACE的解決方案需要購買CF存儲(chǔ)卡和專用的ACE控制芯片，增加了系統(tǒng)搭建成本和耗費(fèi)了更多空間，而且該方案只能實(shí)現(xiàn)最多8個(gè)配置文件的切換，在面對(duì)更多個(gè)配置
關(guān)鍵字： Flash JTAG FPGA

【從零開始走進(jìn)FPGA】前言：哪些人適合做FPGA開發(fā)?

　　“FPGA目前非?；?，各個(gè)高校也開了FPGA的課程，但是FPGA并不是每個(gè)人都適合，F(xiàn)PGA講究的是一個(gè)入道，入什么道，入電子設(shè)計(jì)的道，就是說，這個(gè)過程，你得從電子設(shè)計(jì)開始，然后再學(xué)FPGA，而不是先從VHDL/Verilog開始，直接跳過數(shù)電模電。這一點(diǎn)非常重要，這涉及到你以后的發(fā)展高度的問題。我是過來人，我深刻體會(huì)到FPGA與數(shù)電模電的基礎(chǔ)的深層次聯(lián)系。對(duì)于本科生而言，你可以把FPGA當(dāng)作業(yè)余興趣，但不要把它當(dāng)成今后的飯碗，你可以保持這個(gè)興趣直到研究生讀完。從我招聘的情況來看，做FPG
關(guān)鍵字： FPGA Verilog SRAM

奧迪在量產(chǎn)車中選用Altera SoC FPGA，實(shí)現(xiàn)“導(dǎo)航駕駛”功能

　　Altera公司今天宣布，奧迪的高級(jí)輔助駕駛系統(tǒng)(ADAS)選用其SoC現(xiàn)場可編程門陣列(FPGA)，實(shí)現(xiàn)量產(chǎn)。奧迪是自動(dòng)駕駛汽車技術(shù)的領(lǐng)先者，奧地利高科技公司TTTech則是奧迪中央輔助駕駛控制單元zFAS的核心開發(fā)合作伙伴，他們選擇了Altera® Cyclone® V SoC FPGA幫助提高其系統(tǒng)性能，突出奧迪在導(dǎo)航駕駛和駐車方面的優(yōu)勢，而這些是專用標(biāo)準(zhǔn)產(chǎn)品(ASSP)解決方案無法實(shí)現(xiàn)的。　　Altera的Cyclone V SoC FPGA結(jié)合了可編程邏輯和雙核ARM C
關(guān)鍵字： Altera SoC FPGA

基于FPGA的FIR濾波器的誤差分析

　　數(shù)字濾波器作為數(shù)字信號(hào)處理技術(shù)的重要組成部分之一,已廣泛應(yīng)用于信號(hào)分離、恢復(fù)、整形等重要場合。在工程實(shí)踐中,往往要求對(duì)信號(hào)處理要有實(shí)時(shí)性和靈活性,而基于FPGA的FIR濾波器因其嚴(yán)格的線性相位和簡單的設(shè)計(jì)步驟而應(yīng)用廣泛。本文不僅對(duì)基于FPGA設(shè)計(jì)的FIR濾波器進(jìn)行了簡單的誤差分析,包括絕對(duì)誤差與相對(duì)誤差分析;而且還做出了該濾波器的頻譜,通過與MATLAB中仿真出的頻譜進(jìn)行比較分析,驗(yàn)證了該濾波器在工程應(yīng)用中是適應(yīng)的,滿足了設(shè)計(jì)的要求。　　基于FPGA的FIR濾波器的誤差分析.pdf
關(guān)鍵字： FPGA FIR濾波器

用DSP實(shí)現(xiàn)FIR數(shù)字濾波器

　　FIR濾波器具有幅度特性可隨意設(shè)計(jì)、線性相位特性可嚴(yán)格精確保證等優(yōu)點(diǎn)，因此在要求相位線性信道的現(xiàn)代電子系統(tǒng)，如圖像處理、數(shù)據(jù)傳輸?shù)炔ㄐ蝹鬟f系統(tǒng)中，具有很大吸引力。本文簡單介紹了其線性相位條件和設(shè)計(jì)方法，并且提供了一種用DSP實(shí)現(xiàn)的方法。　　一、引　言　　在許多信息處理過程中，如對(duì)信號(hào)的過濾、檢測、預(yù)測等，都要廣泛地用到濾波器，而數(shù)字濾波器則因其設(shè)計(jì)靈活、實(shí)現(xiàn)方便等特點(diǎn)而廣為接受。　　所謂數(shù)字濾波器就是具有某種選擇性的器件、網(wǎng)絡(luò)或以計(jì)算機(jī)硬件支持的計(jì)算程序。其功能本質(zhì)是按事先設(shè)計(jì)好的程序，
關(guān)鍵字： DSP FIR 數(shù)字濾波器

Matlab輔助DSP設(shè)計(jì)FIR數(shù)字濾波器

　　l 引言　　隨著信息技術(shù)和計(jì)算機(jī)技術(shù)的飛速發(fā)展，數(shù)字信號(hào)處理技術(shù)在眾多領(lǐng)域得到廣泛應(yīng)用。數(shù)字濾波器由于其精度高、穩(wěn)定性好、使用靈活等優(yōu)點(diǎn)，廣泛應(yīng)用在各種數(shù)字信號(hào)處理領(lǐng)域。數(shù)字濾波器根據(jù)沖擊響應(yīng)函數(shù)的時(shí)域特性，可以分為FIR(有限長沖擊響應(yīng)濾波器)和IIR(無限長沖擊響應(yīng)濾波器)。FIR濾波器與IIR濾波器相比，具有嚴(yán)格的線性相位，幅度特性可任意等優(yōu)點(diǎn)。而且，F(xiàn)IR濾波器的單位抽樣響應(yīng)是有限長的，故一定是穩(wěn)定的，他又可以用快速傅里葉變換(FFT)算法來實(shí)現(xiàn)過濾信號(hào)，可大大提高運(yùn)算效率。　　Ma
關(guān)鍵字： Matlab DSP FIR 數(shù)字濾波器

基于FPGA的FIR數(shù)字濾波器設(shè)計(jì)與仿真

　　實(shí)現(xiàn)數(shù)字化是控制系統(tǒng)的重要發(fā)展方向，而數(shù)字信號(hào)處理已在通信、語音、圖像、自動(dòng)控制、雷達(dá)、軍事、航空航天等領(lǐng)域廣泛應(yīng)用。數(shù)字信號(hào)處理方法通常涉及變換、濾波、頻譜分析、編碼解碼等處理。數(shù)字濾波是重要環(huán)節(jié)，它能滿足濾波器對(duì)幅度和相位特性的嚴(yán)格要求，克服模擬濾波器所無法解決的電壓和溫度漂移以及噪聲等問題。而有限沖激響應(yīng)FIR濾波器在設(shè)計(jì)任意幅頻特性的同時(shí)能夠保證嚴(yán)格的線性相位特性。利用FPGA可以重復(fù)配置高精度的FIR濾波器，使用VHDL硬件描述語言改變?yōu)V波器的系數(shù)和階數(shù)，并能實(shí)現(xiàn)大量的卷積運(yùn)算算法。結(jié)合MA
關(guān)鍵字： FPGA FIR 數(shù)字濾波器

基于XC2V1000型FPGA的FIR抽取濾波器的設(shè)計(jì)

　　1 引言　　抽取濾波器廣泛應(yīng)用在數(shù)字接收領(lǐng)域,是數(shù)字下變頻器的核心部分。目前,抽取濾波器的實(shí)現(xiàn)方法有3種：單片通用數(shù)字濾波器集成電路、DSP和可編程邏輯器件。使用單片通用數(shù)字濾波器很方便,但字長和階數(shù)的規(guī)格較少,不能完全滿足實(shí)際需要。使用DSP雖然簡單,但程序要順序執(zhí)行,執(zhí)行速度必然慢。現(xiàn)場可編程門陣列(FPGA)有著規(guī)整的內(nèi)部邏輯陣列和豐富的連線資源,特別適用于數(shù)字信號(hào)處理,但長期以來,用FPGA實(shí)現(xiàn)抽取濾波器比較復(fù)雜,其原因主要是FPGA中缺乏實(shí)現(xiàn)乘法運(yùn)算的有效結(jié)構(gòu)?，F(xiàn)在,FPGA集成了乘法器
關(guān)鍵字： FPGA 抽取濾波器

二維FIR濾波器的FPGA實(shí)現(xiàn)

　　O 引言　　二維有限長單位脈沖響應(yīng)濾波器(2D—FIR)用于對(duì)二維信號(hào)的處理，如在通信領(lǐng)域中廣泛采用2D-FIR完成對(duì)I、Q兩支路基帶信號(hào)的濾波[1]。由于涉及大量復(fù)數(shù)運(yùn)算并且實(shí)時(shí)性要求高，如果不對(duì)算法作優(yōu)化在技術(shù)上很難實(shí)現(xiàn)。目前主要設(shè)計(jì)方案是利用FPGA廠商提供的一維FIR知識(shí)產(chǎn)權(quán)核(IP)，組成二維濾波器[2]。這種方案沒有考濾復(fù)數(shù)運(yùn)算的特點(diǎn)，不可能在算法上優(yōu)化，而且IP核的內(nèi)部代碼是不可修改的，因此在不同廠商的器件上不可移植。2D_FIR的復(fù)數(shù)運(yùn)算都需轉(zhuǎn)成實(shí)數(shù)運(yùn)算來實(shí)現(xiàn)的，而其中
關(guān)鍵字： FIR濾波器 FPGA

基于FPGA分布式算法的低通FIR濾波器的設(shè)計(jì)與實(shí)現(xiàn)

　　0 引言　　傳統(tǒng)數(shù)字濾波器硬件的實(shí)現(xiàn)主要采用專用集成電路(ASIC)和數(shù)字信號(hào)處理器(DSP)來實(shí)現(xiàn)。FPGA內(nèi)部的功能塊中采用了SRAM的查找表(lo-ok up table，LUT)結(jié)構(gòu)，這種結(jié)構(gòu)特別適用于并行處理結(jié)構(gòu)，相對(duì)于傳統(tǒng)方法來說，其并行度和擴(kuò)展性都很好，它逐漸成為構(gòu)造可編程高性能算法結(jié)構(gòu)的新選擇。　　分布式算法是一種適合FPGA設(shè)計(jì)的乘加運(yùn)算，由于FPGA中硬件乘法器資源有限，直接應(yīng)運(yùn)乘法會(huì)消耗大量的資源。本文利用了豐富的存儲(chǔ)器資源進(jìn)行查找表運(yùn)算，設(shè)計(jì)了一種基于分布式算法低通FI
關(guān)鍵字： FPGA 濾波器 DSP

基于FPGA 的FIR 數(shù)字濾波器設(shè)計(jì)方案

　　本文簡要介紹了FIR數(shù)字濾波器的結(jié)構(gòu)特點(diǎn)和基本原理，提出基于FPGA和DSP Builder的FIR數(shù)字濾波器的基本設(shè)計(jì)流程和實(shí)現(xiàn)方案。　　在Matlab/Simulink環(huán)境下，采用DSP Builder模塊搭建FIR模型，根據(jù)FDATool工具對(duì)FIR濾波器進(jìn)行了設(shè)計(jì)，然后進(jìn)行系統(tǒng)級(jí)仿真和ModelSim功能仿真，其仿真結(jié)果表明其數(shù)字濾波器的濾波效果良好。通過SignalCompiler把模型轉(zhuǎn)換成VHDL語言加入到FPGA的硬件設(shè)計(jì)中，從QuartusⅡ軟件中的虛擬邏輯分析工具SignalT
關(guān)鍵字： FPGA FIR 數(shù)字濾波器

DSP編程技巧之33---答疑解惑哪家強(qiáng)之（8）

　　答疑解惑哪家強(qiáng)?當(dāng)屬我們EEPW最強(qiáng)。。。接下來繼續(xù)了解一下與編譯器和鏈接器的常見錯(cuò)誤、警告有關(guān)的問題原因和解決方法。　　46. Tag_Memory_Model attribute value of "1" that is different than one previously seen ("2"); combining incompatible files，是神馬意思? 　　這個(gè)錯(cuò)誤表明鏈接器所鏈接的目標(biāo)文件中存在不同的內(nèi)存模式，比如說有的目標(biāo)文件
關(guān)鍵字： DSP 編程

DSP編程技巧之32---答疑解惑哪家強(qiáng)之（7）

　　答疑解惑哪家強(qiáng)?當(dāng)屬我們EEPW最強(qiáng)。。。接下來繼續(xù)我們的答疑解惑。這次我們主要來看一下與編譯器和鏈接器的常見錯(cuò)誤、警告有關(guān)的問題原因和解決方法。　　40. 如何快速定位錯(cuò)誤信息? 　　在CCS V4及以上版本里，在編譯、鏈接之后有一些錯(cuò)誤和警告是包含有鏈接的，如下圖所示。　　此時(shí)可以點(diǎn)擊帶下劃線的超鏈接，從而顯示出詳細(xì)的錯(cuò)誤信息，如下圖所示。　　這個(gè)功能目前還沒有非常智能化，例如下面的錯(cuò)誤就沒有更詳細(xì)的提示信息。此時(shí)需要我們根據(jù)錯(cuò)誤描述去嘗試解決了。　　上面的錯(cuò)誤解決起來也容易，它
關(guān)鍵字： DSP 編程芯片

零基礎(chǔ)學(xué)FPGA（五）Verilog語法基基礎(chǔ)基礎(chǔ)(下)

　　9、關(guān)于任務(wù)和函數(shù)的小結(jié)，挑幾點(diǎn)重要的說一下吧　　(1)任務(wù)具有多個(gè)輸入、輸入/輸出和輸出變量，在任務(wù)重可以使用延遲、事件和時(shí)序控制結(jié)構(gòu)，在任務(wù)重可以調(diào)用其它任務(wù)和函數(shù)。與任務(wù)不同，函數(shù)具有返回值，而且至少要有一個(gè)輸入變量，而且在函數(shù)中不能使用延遲、事件和時(shí)序控制結(jié)構(gòu)，函數(shù)可以條用函數(shù)，但是不能調(diào)用任務(wù)。　　(2)在聲明函數(shù)時(shí)，系統(tǒng)會(huì)自動(dòng)的生成一個(gè)寄存器變量，函數(shù)的返回值通過這個(gè)寄存器返回到調(diào)用處。　　(3)函數(shù)和任務(wù)都包含在設(shè)計(jì)層次中，可以通過層次名對(duì)他們實(shí)行調(diào)用。這句話什么意思啊?
關(guān)鍵字： FPGA Verilog