h．264／mpeg 文章進(jìn)入h．264／mpeg技術(shù)社區(qū)

基于DVB標(biāo)準(zhǔn)的數(shù)字衛(wèi)星電視系統(tǒng)簡(jiǎn)介

簡(jiǎn)要分析DVB標(biāo)準(zhǔn)的數(shù)字衛(wèi)星電視系統(tǒng)的基本原理,討論了DVB - S系統(tǒng)的信源編碼和信道編碼,并介紹了DVB - S系統(tǒng)的基本結(jié)構(gòu)。
關(guān)鍵字： DVB MPEG-2 數(shù)字電視

基于H.264視頻編解碼SoC滿足高清DVR設(shè)計(jì)

硬盤(pán)錄像機(jī)(DVR)作為監(jiān)控系統(tǒng)的核心部件之一，在10年里高速發(fā)展，從模擬磁帶機(jī)的替代品演變成具有自己獨(dú)特價(jià)值的專(zhuān)業(yè)監(jiān)控?cái)?shù)字平臺(tái)，并被市場(chǎng)廣泛接受。監(jiān)控系統(tǒng)伴隨DVR這些年的發(fā)展向著IP化、智能化發(fā)展.
關(guān)鍵字： H.264 視頻編解碼 SoC 高清DVR設(shè)計(jì)

H.264壓縮算法詳解

原來(lái)國(guó)際電信標(biāo)準(zhǔn)化部門(mén)從1998年就H.26L的H.26S兩個(gè)分組，前者研制節(jié)目時(shí)間較長(zhǎng)的高壓縮編碼技術(shù)，后者則指短節(jié)目標(biāo)準(zhǔn)制訂部門(mén)。H.26S 的標(biāo)準(zhǔn)化技術(shù)的名稱(chēng)為H.263，聽(tīng)起來(lái)很耳生，但實(shí)質(zhì)上卻早在用了，還被罵得很激烈。因?yàn)椋琀.263先入為大，一直以MPEG-4大內(nèi)涵的名字在用。 H.263的全稱(chēng)為MPEG-4 Visual或MPEG-4 Pall Ⅱ，即MPEG-4視頻簡(jiǎn)單層面的基礎(chǔ)編碼方式。2001年后，國(guó)際電信標(biāo)準(zhǔn)化部門(mén)ITU-T和MPEG的上級(jí)組織國(guó)際標(biāo)準(zhǔn)化組織ISO/國(guó)際電氣標(biāo)準(zhǔn)會(huì)議I
關(guān)鍵字： H.264 德州儀器 MPEG-4

FH8735在音視頻壓縮卡上的應(yīng)用

隨著視頻監(jiān)控產(chǎn)品的規(guī)格化，ASIC 方案在成本和穩(wěn)定性方面逐漸顯露出優(yōu)勢(shì)，針對(duì)音視頻壓縮卡市場(chǎng)適時(shí)推出了FH8735 芯片。FH8735能夠支持兩路720P30 高清或者8 路D1 .
關(guān)鍵字： FH8735 音視頻壓縮卡 H.264

我視頻編碼國(guó)家標(biāo)準(zhǔn)AVS與國(guó)際標(biāo)準(zhǔn)MPEG的比較

本文從技術(shù)角度對(duì)MPEG-2的視頻標(biāo)準(zhǔn)，MPEG-4AVC/H.264和AVS視頻三個(gè)視頻標(biāo)準(zhǔn)進(jìn)行對(duì)比，包括技術(shù)方案，主觀測(cè)食，客觀測(cè)試，復(fù)雜度等四個(gè)方面。
關(guān)鍵字： MPEG-2 MPEG-4 H.264 AVS

H.264中二進(jìn)制化編碼器的FPGA實(shí)現(xiàn)

在對(duì)H．264標(biāo)準(zhǔn)中二進(jìn)制化部分研究和分析的基礎(chǔ)上，提出其FPGA電路結(jié)構(gòu)，采用并行結(jié)構(gòu)及流水線方式設(shè)計(jì)電路。該結(jié)構(gòu)經(jīng)Spartan3 FPGA實(shí)現(xiàn)，其吞吐量為每周期1 bit，最大時(shí)鐘頻率為100 MHz，能夠滿足H．264中第3級(jí)及其以上檔次實(shí)時(shí)視頻編碼的要求。
關(guān)鍵字： H.264 二進(jìn)制化編碼器 FPGA

MPEG-2編碼復(fù)用器中的FPGA邏輯設(shè)計(jì)

MPEG-2編碼復(fù)用器主要由DSP（數(shù)字信號(hào)處理器）和FPGA兩大部分組成。其中,DSP作為整個(gè)系統(tǒng)的主控單元,而FPGA則完成相應(yīng)的輔助邏輯功能。用FPGA實(shí)現(xiàn)的編碼復(fù)用器,具有設(shè)計(jì),升級(jí)都非常方便,快速的特點(diǎn),提高了工作效率。
關(guān)鍵字： MPEG-2編碼FPGA

基于DSP的數(shù)碼相機(jī)中的MPEG-4 壓縮

雖然數(shù)碼相機(jī) (DSC) 投入市場(chǎng)僅幾年時(shí)間，但已經(jīng)使消費(fèi)類(lèi)電子成像業(yè)發(fā)生了翻天覆地的變化。目前，全球售出的相機(jī)中大約有三分之一是數(shù)碼相機(jī)，而且其份額還在穩(wěn)步上升。
關(guān)鍵字： DSP 數(shù)碼 MPEG-4 壓縮

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：典型實(shí)例-整數(shù)DCT變換的設(shè)計(jì)與實(shí)現(xiàn)

本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)了視頻壓縮標(biāo)準(zhǔn)H.264算法中的整數(shù)DCT變換部分，幫助讀者了解并行流水設(shè)計(jì)技巧在算法優(yōu)化中的作用。
關(guān)鍵字： DSP 協(xié)同處理 FPGA 整數(shù)DCT變換 H.264

面向H.264視頻編碼器的SoC驗(yàn)證平臺(tái)

構(gòu)建了面向H.264視頻編碼器的SoC驗(yàn)證平臺(tái)，采用FPGA原型系統(tǒng)完成H.264編碼器驗(yàn)證。采用Wishbone總線連接32位微處理器OR1200以及其他的必要IP核構(gòu)建基本SoC平臺(tái)，并在此基礎(chǔ)上集成H.264硬件編碼模塊；根據(jù)H.264編碼器的數(shù)據(jù)流要求，設(shè)計(jì)了逐行輸入/宏塊順序輸出的多端口SDRAM控制器；移植了μC/OSII實(shí)時(shí)
關(guān)鍵字： H.264 視頻編碼器 SoC驗(yàn)證平臺(tái)

一種面向H.264視頻編碼器的SoC驗(yàn)證平臺(tái)

構(gòu)建了面向H.264視頻編碼器的SoC驗(yàn)證平臺(tái)，采用FPGA原型系統(tǒng)完成H.264編碼器驗(yàn)證。采用Wishbone總線連接32位微處理器OR1200以及其他的必要IP核構(gòu)建基本SoC平臺(tái)，并在此基礎(chǔ)上集成H.264硬件編碼模塊；根據(jù)H.264編碼器的數(shù)據(jù)流要求，設(shè)計(jì)了逐行輸入/宏塊順序輸出的多端口SDRAM控制器；移植了μC/OSII實(shí)時(shí)
關(guān)鍵字： H.264 視頻編碼 SoC驗(yàn)證平臺(tái) 軟硬件協(xié)同仿真

基于ARM的嵌入式無(wú)線視頻監(jiān)控系統(tǒng)

介紹了一種基于ARM9高速嵌入式處理器和H.264高效壓縮算法的嵌入式3G無(wú)線視頻監(jiān)控系統(tǒng)。分析了系統(tǒng)的總體結(jié)構(gòu)、硬件結(jié)構(gòu)，并重點(diǎn)闡述了系統(tǒng)軟件的設(shè)計(jì)與實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)可以達(dá)到25幀/秒CIF圖像(320×240)，實(shí)現(xiàn)了視頻流暢傳輸。
關(guān)鍵字： ARM9 H.264 視頻監(jiān)控

基于H.264視頻壓縮快速運(yùn)動(dòng)的估計(jì)算法

運(yùn)動(dòng)估計(jì)是整個(gè)視頻編碼中運(yùn)算量最大的模塊，可占整個(gè)軟件編碼器運(yùn)算量的70%以上。因此視頻系統(tǒng)中編碼器的復(fù)雜部分取決于運(yùn)動(dòng)估計(jì)算法體系結(jié)構(gòu)的復(fù)雜性。
關(guān)鍵字： H.264 視頻壓縮 DCS算法視頻編碼運(yùn)動(dòng)估計(jì)

視頻編碼講壇之H.264前世今生

隨著HDTV等高清資源的興起，H.264這個(gè)規(guī)范頻頻出現(xiàn)在我們眼前，HD-DVD和藍(lán)光DVD均計(jì)劃采用這一標(biāo)準(zhǔn)進(jìn)行節(jié)目制作。而且自2005年下半年以來(lái)，無(wú)論是NVIDIA還是ATI都把支持H.264硬件解碼加速作為自己最值得夸耀的視頻技術(shù)。而數(shù)碼播放器領(lǐng)域也吹來(lái)了高清和H.264的風(fēng)潮，國(guó)內(nèi)外不少數(shù)碼播放器廠商都已經(jīng)開(kāi)始支持此類(lèi)編碼的視頻文件，同時(shí)網(wǎng)絡(luò)資源的豐富程度也逐漸提升。那H.264到底是何方“神圣”呢？和傳統(tǒng)的RMVB等編碼相比，有什么先進(jìn)之處嗎？
關(guān)鍵字： H.264 視頻編碼 DPCM

基于MPEG-4的嵌入式多媒體監(jiān)控系統(tǒng)中壓縮/解壓卡的設(shè)計(jì)與實(shí)現(xiàn)

本文在簡(jiǎn)單分析多媒體監(jiān)控系統(tǒng)發(fā)展現(xiàn)狀的基礎(chǔ)上,提出了一種基于VW2010芯片的多媒體壓縮/ 解壓卡的設(shè)計(jì)方案,包括硬件設(shè)計(jì)和Linux下設(shè)備驅(qū)動(dòng)程序設(shè)計(jì)。最后在Linux Redhat7.3下編寫(xiě)了測(cè)試程序,并進(jìn)行了全面的測(cè)試。
關(guān)鍵字： MPEG 監(jiān)控系統(tǒng) 壓縮設(shè)備驅(qū)動(dòng)程序