首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> load-line

在32位CPU中Load Aligner模塊數(shù)據(jù)通道的設(shè)計(jì)與實(shí)現(xiàn)

  • 在32位CPU中Load Aligner模塊數(shù)據(jù)通道的設(shè)計(jì)與實(shí)現(xiàn),　在CPU中，訪問寄存器比訪問主存速度要快。所以為了減少訪問存儲(chǔ)器而花的時(shí)間或延遲，MIPS4KC處理器采用了Load/Store設(shè)計(jì)。在CPU芯片上有許多寄存器，所有的操作都由存儲(chǔ)在寄存器里的操作數(shù)來(lái)完成，而主存只有通過(guò)L
  • 關(guān)鍵字： 通道  設(shè)計(jì)  實(shí)現(xiàn)  數(shù)據(jù)  模塊  CPU  Load  Aligner  32位  
共16條 2/2 « 1 2
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473