m-core 文章 進(jìn)入m-core技術(shù)社區(qū)
系統(tǒng)控制器免費(fèi)IP 核的應(yīng)用
- 1.前言 隨著集成電路業(yè)工藝的發(fā)展,單位面積晶體管的數(shù)量急劇增加。按傳統(tǒng)的方法,能滿足芯片功能和時序要求設(shè)計的IC設(shè)計工程師,產(chǎn)能約為100門/天,要完成 1200萬門的芯片設(shè)計需要500人年。設(shè)計復(fù)用(Design Reuse)技術(shù)成為解決問題的有效方法。根據(jù)業(yè)界經(jīng)驗,任何模塊如果不作任何修改就可以在10個或更多項目中復(fù)用,都應(yīng)該開發(fā)成IP ?;贗P的數(shù)字IC設(shè)計方法是有效提高設(shè)計產(chǎn)能的關(guān)鍵技術(shù)。IP核又稱IP (Intellectual Property)Core指具有獨(dú)立知識產(chǎn)權(quán)的電路核
- 關(guān)鍵字: 集成電路 晶體管 IC設(shè)計 IP Core
研揚(yáng)科技推出最新XTX標(biāo)準(zhǔn)模塊——XTX-945
- 揚(yáng)科技發(fā)布首款XTX模塊(ETX的升級版)。XTX系列不僅為客戶提供了最新Computer On Module (COM)技術(shù),而且完善了研揚(yáng)科技COM標(biāo)準(zhǔn)產(chǎn)品線。目前,研揚(yáng)科技能夠提供COM、ETX、XTX全系列模塊。 XTX-945可配備Intel Core 2 Duo (Merom)/ Core Duo/ Core Solo/ Celeron M (Yonah)處理器,以及一個 200-pin DDR II 400/533/667 SODIMM支持系統(tǒng)內(nèi)存最大2GB。XTX-945采用In
- 關(guān)鍵字: 研揚(yáng)科技 XTX-945 Core 2 Duo 單板計算機(jī)
使用FPGA和IP Core實現(xiàn)定制緩沖管理
- 在通信網(wǎng)絡(luò)系統(tǒng)中,流量管理的核心是緩存管理、隊列管理和調(diào)度程序。本文結(jié)合使用FPGA及IP Core闡述緩存管理的結(jié)構(gòu)、工作原理及設(shè)計方法 目前硬件高速轉(zhuǎn)發(fā)技術(shù)的趨勢是將整個轉(zhuǎn)發(fā)分成兩個部分:PE(Protocol Engine,協(xié)議引擎)和TM(Traffic Management,流量管理)。其中PE完成協(xié)議處理,TM負(fù)責(zé)完成隊列調(diào)度、緩存管理、流量整形、QOS等功能,TM與轉(zhuǎn)發(fā)協(xié)議無關(guān)。 隨著通信協(xié)議的發(fā)展及多樣化,協(xié)議處理部分PE在硬件轉(zhuǎn)發(fā)實現(xiàn)方面,普遍采用現(xiàn)有的商用芯片NP(Network
- 關(guān)鍵字: Core FPGA IP 單片機(jī) 嵌入式系統(tǒng) 通訊 網(wǎng)絡(luò) 無線
自由IP Core資源的利用
- 摘 要:本文介紹了與免費(fèi)IP Core運(yùn)作有關(guān)的問題以及免費(fèi)資源的若干來源,然后通過對兩個不同來源的、免費(fèi)的八位RISC CPU進(jìn)行比較和分析,給出了若干選用免費(fèi)核時應(yīng)考慮的問題。關(guān)鍵詞:IP Core; CPU引言隨著集成電路單位面積晶體管數(shù)量的激增和人們對縮短設(shè)計周期的追求,設(shè)計重用已經(jīng)成為有效的應(yīng)對方法,它不但適合于ASIC,也適合于CPLD/FPGA。在CPLD/FPGA的設(shè)計過程中,由于開發(fā)工具的通用性、設(shè)計語言的標(biāo)準(zhǔn)化,設(shè)計過程幾乎與所用器件的硬件結(jié)構(gòu)無關(guān),
- 關(guān)鍵字: CPU IP Core
自由IP Core資源的利用
- 摘 要:本文介紹了與免費(fèi)IP Core運(yùn)作有關(guān)的問題以及免費(fèi)資源的若干來源,然后通過對兩個不同來源的、免費(fèi)的八位RISC CPU進(jìn)行比較和分析,給出了若干選用免費(fèi)核時應(yīng)考慮的問題。關(guān)鍵詞:IP Core; CPU引言隨著集成電路單位面積晶體管數(shù)量的激增和人們對縮短設(shè)計周期的追求,設(shè)計重用已經(jīng)成為有效的應(yīng)對方法,它不但適合于ASIC,也適合于CPLD/FPGA。在CPLD/FPGA的設(shè)計過程中,由于開發(fā)工具的通用性、設(shè)計語言的標(biāo)準(zhǔn)化,設(shè)計過程幾乎與所用器件的硬件結(jié)構(gòu)無關(guān),
- 關(guān)鍵字: CPU IP Core
m-core介紹
您好,目前還沒有人創(chuàng)建詞條m-core!
歡迎您創(chuàng)建該詞條,闡述對m-core的理解,并與今后在此搜索m-core的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對m-core的理解,并與今后在此搜索m-core的朋友們分享。 創(chuàng)建詞條
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473