首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> multi-pll

基于PLL和TDA7010T的無線收發(fā)系統(tǒng)設計

  • 摘要：設計一種基于PLL和TDA7010T的無線收發(fā)系統(tǒng)。該系統(tǒng)由發(fā)射電路、接收電路和控制電路3部分組成。發(fā)射電路采用FM和FSK調制方式，用鎖相環(huán)(PLL)穩(wěn)定栽渡頻率，實現(xiàn)模擬語音信號和英文短信的發(fā)射。接收電路以TDA701
  • 關鍵字： 系統(tǒng)  設計  收發(fā)  無線  PLL  TDA7010T  基于  

污水處理智能化系統(tǒng)的Multi-Agent通信技術與實現(xiàn)

異步FIFO和PLL在高速雷達數據采集系統(tǒng)中的應用

  • 異步FIFO和PLL在高速雷達數據采集系統(tǒng)中的應用,將異步FIFO和鎖相環(huán)應用到高速雷達數據采集系統(tǒng)中用來緩存A／D轉換的高速采樣數據，解決嵌入式實時數據采集系統(tǒng)中，高速采集數據量大，而處理器處理速度有限的矛盾，提高系統(tǒng)的可靠性。根據FPGA內部資源的特點，將FIFO和鎖相環(huán)設計在一塊芯片上。因為未使用外掛FIFO和PLL器件，使得板卡設計結構簡單，并減少硬件板卡的干擾。由于鎖相環(huán)的使用，使得整個采集系統(tǒng)時鐘管理方便。異步FIFO構成的高速緩存具有一定通用性，方便系統(tǒng)進行升級維護。
  • 關鍵字： 數據采集  系統(tǒng)  應用  雷達  高速  FIFO  PLL  異步  

自動反饋調節(jié)時鐘恢復電路設計

  • 自動反饋調節(jié)時鐘恢復電路設計,0 引言
    信息技術的迅猛發(fā)展使得人們對數據傳輸交換的速度要求越來越高，因此，各種高速接口總線規(guī)范應運而生，從USBl．1到USB3．0，從PATA到SATA，從PCI總線到PCI―Express，其接口總線速度也由最初的Kbyte發(fā)展
  • 關鍵字： 恢復  電路設計  時鐘  調節(jié)  反饋  自動  PLL  時鐘恢復  自動反饋  CDR  高速串行總線  

三星宣布新層疊封裝技術 8層僅厚0.6mm

  • 　　三星公司今天宣布，該公司已經成功開發(fā)出了全球最薄的Multi-die堆疊封裝技術，將8顆閃存晶片(Die)層疊封裝在一顆芯片內，厚度僅為0.6mm，比目前常見的8層封裝技術厚度降低一半。三星的這項技術最初是為32GB閃存顆粒設計的，將8顆30nm工藝32Gb NAND閃存核心層疊封裝在一顆芯片內，每層晶片的實際厚度僅為15微米，最終封裝完成的芯片才實現(xiàn)了0.6mm的厚度。據稱這樣的超薄大容量閃存芯片可 以讓手機和移動設備設計者在存儲模塊上節(jié)省40%的空間和重量。 　　三星稱，這項層疊封裝新技術的關鍵
  • 關鍵字： 三星  封裝  Multi-die  

一種基于DDS+PLL的Chirp-UWB信號產生方案

  • 由于超寬帶信號的帶寬很寬，傳統(tǒng)的信號產生辦法已不能直接應用于超寬帶通信。為此，提出一種基于DDS+PLL的Chirp-UWB信號產生方案，該方法聯(lián)合使用了DDS和PLL兩種信號產生技術，優(yōu)勢互補。通過ADS結合Matlab對系統(tǒng)的模型建立和性能分析證明，該方案輸出信號性能優(yōu)良，完全能滿足設計要求，并已成功應用于某超寬帶通信系統(tǒng)。
  • 關鍵字： 產生  方案  信號  Chirp-UWB  DDS  PLL  基于  轉換器  

基于FPGA的PLL頻率合成器設計

  • 頻率合成技術是現(xiàn)代通信的重要組成部分，它是將一個高穩(wěn)定度和高準確度的基準頻率經過四則運算，產生同樣穩(wěn)定度和準確度的任意頻率。頻率合成器是電子系統(tǒng)的心臟，是影響電子系統(tǒng)性能的關鍵因素之一。本文結合F
  • 關鍵字： FPGA  PLL  頻率合成器    

基于低噪音單芯片高頻分頻器的PLL設計

  • VSAT是一種小衛(wèi)星通信系統(tǒng)，可為邊遠地區(qū)的家庭和商業(yè)用戶提供可靠的、具有成本效應的寬帶數據和其它業(yè)務。VSAT采用一種小型天線來發(fā)送和接收衛(wèi)星信號，可為所有處于衛(wèi)星覆蓋區(qū)域內的用戶提供高帶寬連接，無論用
  • 關鍵字： PLL  設計  高頻  單芯片  噪音  基于  

TLi選擇FineSim SPICE作為模擬IC設計的標準驗證工具

  • 　　芯片設計解決方案供應商微捷碼(Magma®)設計自動化有限公司日前宣布，消費電子產品全球供應商Technology Leaders & Innovators (TLi)公司已采用FineSim™ SPICE作為大型模擬IP設計的標準驗證工具。TLi是在對大量商用SPICE仿真產品進行徹底詳盡的評估，結果顯示具有線性多CPU功能的FineSim SPICE提供了較傳統(tǒng)多線程仿真器快上一個數量級的運行時間后才決定選用這款微捷碼軟件。 　　“我們設計著許多不同類型的
  • 關鍵字： Magma  FineSim  PLL  ADC/DAC  高速I/O  

完全集成的PLL發(fā)送器ATA5749及其應用

  • 概述
    ATA5749是一款集成了完整小數分頻器(fractional-N)的PLL射頻發(fā)送器IC，適用于輪胎氣壓計、遙控無鍵入口和被動式入口汽車應用。ATA5749采用幅移鍵控(ASK)和閉環(huán)頻移鍵控(FSK)調制，僅使用13．000 0 MHz晶體
  • 關鍵字： 分頻  應用  ATA5749  發(fā)送  集成  PLL  完全  

一種基于DDS和PLL技術本振源的設計與實現(xiàn)

  • 現(xiàn)代頻率合成技術正朝著高性能、小型化的方向發(fā)展，應用最為廣泛的是直接數字式頻率合成器(DDS)和鎖相式頻率合成器(PLL)。介紹直接數字頻率合成器和鎖相環(huán)頻率合成器的基本原理，簡述用直接數字頻率合成器(AD9954)和鎖相環(huán)頻率合成器(ADF4112)所設計的本振源的實現(xiàn)方案，重點闡述了系統(tǒng)的硬件實現(xiàn)，包括系統(tǒng)原理、主要電路單元設計等，并且對系統(tǒng)的相位噪聲和雜散性能做了簡要分析，最后給出了系統(tǒng)測試結果。
  • 關鍵字： DDS  PLL    

IDT 推出 Versacloc 計時器件新產品系列

  • 　　致力于豐富數字媒體體驗、提供領先的混合信號半導體解決方案供應商 IDT® 公司(Integrated Device Technology, Inc.)推出其 VersaClock™ 計時器件的最新產品系列。VersaClock III 器件是專為高性能消費、電信、網絡和數據通信應用設計的可編程時鐘發(fā)生器，可以更經濟有效地在多個晶體和振蕩器之間進行選擇。這些可編程計時解決方案對節(jié)省占板空間和保持功效非常關鍵，因其體積可能不允許全定制解決方案。多個具有各種不同需求的系統(tǒng)能夠整合成更少的
  • 關鍵字： IDT  VersaClock  可編程時鐘發(fā)生器  PLL  

泰科電子推出Multi-Beam XLE連接器

  • 　　全球全球領先的電子組件供應商泰科電子近日宣布推出全新MULTI-BEAM XLE連接器產品。作為泰科電子備受市場認可的MULTI-BEAM XL配電連接器的增強版，新產品的負載電流較標準型MULTI-BEAM XL配電連接器提升20%以上，而耐用度更是其他同類產品的兩倍之多。原有MULTI-BEAM XL產品負載電流為35安培，而新型連接器的每個觸點可負載高達50安培的電流。MULTI-BEAM XLE的觸點設計采用直角型垂直PCB插頭，以及線纜基座式插頭。此外，此款新型連接器還可提供20安培&ldq
  • 關鍵字： 泰科  連接器  MULTI-BEAM XL  

基于DDS驅動PLL結構的寬帶頻率合成器設計

  • 摘 要：結合數字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點，研制并設計了以DDS芯片AD9954和集成鎖相芯片ADF4113構成的高分辨率、低雜散、寬頻段頻率合成器，并對該頻率合成器進行了分析和仿真，從仿真和測試結果
  • 關鍵字： DDS  PLL  驅動  寬帶頻率    
共158條 9/11 |‹ « 2 3 4 5 6 7 8 9 10 11 »
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473