首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> serdes ip

汽車SerDes實現(xiàn)更好的ADAS攝像頭傳感器

  • HDR 相機的世界不僅限于為您的手機或超高清電視屏幕提供令人驚艷的視覺效果。如今，高性能相機越來越多地應用于現(xiàn)代先進駕駛輔助系統(tǒng) (ADAS) 和自動駕駛汽車 (AV) 領域。例如，Waymo 的第五代自動駕駛汽車配備了至少29個攝像頭，此外還有五個激光雷達和六個雷達。未來的自動駕駛汽車需要支持總帶寬在 3 到 40 GBit/s（約 1.4 到 19 TB/h）之間，而攝像頭將生成最多的數據。圖1 在ADAS和AV傳感器中，攝像頭每秒產生的數據量最多 數據來源：Lucid Motors車載網絡-區(qū)域架構
  • 關鍵字： 汽車  SerDes  ADAS  攝像頭傳感器  

從并行到串行再返回：對SerDes的理解

  • 串行化/去串行化電路，統(tǒng)稱為SerDes，為數字通信系統(tǒng)提供了重要的好處，尤其是當需要高數據速率時。在我工程生涯的早期，我認為并行通信通常比串行通信更可取。我很欣賞同時移動所有8個（或16個，或32個…）數據位的簡單性和效率，使用一兩個控制信號進行握手，而不需要復雜的同步方案。然而，不久之后，主流的數字通信協(xié)議——UART、SPI、I2C等——使用串行接口就變得很明顯了，我還注意到，用于專業(yè)應用的高級協(xié)議有利于串行傳輸。盡管微控制器和中央處理器（CPU）的內部存儲、檢索和處理操作需要并行數據，這意味著串行
  • 關鍵字： 202408  SerDes  并行  串行  PCB  

SerDes詳解

  • 一、SERDES的作用1.1并行總線接口在SerDes流行之前,芯片之間的互聯(lián)通過系統(tǒng)同步或者源同步的并行接口傳輸數據,圖1.1演示了系統(tǒng)和源同步并行接口。隨著接口頻率的提高，在系統(tǒng)同步接口方式中,有幾個因素限制了有效數據窗口寬度的繼續(xù)增加。a)、時鐘到達兩個芯片的傳播延時不相等(clock skew)b)、并行數據各個bit的傳播延時不相等(data skew)c)、時鐘的傳播延時和數據的傳播延時不一致(skew between data and clock)雖然可以通過在目的芯片(chip #2)內用
  • 關鍵字： SerDes  通信  片內通信  

使用并行輸出的解串器分解SerDes系統(tǒng)中的各類信號

  • 作者：Frank Qin問題背景：在IVI系統(tǒng)中，SoC-串行器-解串器-屏幕的鏈路中存在很多的干擾及未知因素。尤其是當下各類芯片基本都沒有提供各類信號的并行輸出，導致難以在串行鏈路中的各個點位分別抓取我們希望得到的數字信號，從而導致在整個系統(tǒng)出現(xiàn)不穩(wěn)定或者時鐘及脈沖信號不匹配時，我們無從下手去找到不匹配的點。解決思路：如果可以把串行信號或者“黑盒子”中的有意義的信號單獨抓取出來，找到其中的“可變量”和“定量”，就可以比較簡單的判斷出鏈路中是否有哪個信號出現(xiàn)的偏差或抖動。LVDS 可在并行和串行數據傳輸中
  • 關鍵字： TI  SerDes  

泰克榮獲2023年DesignCon最佳論文獎,表彰PAM4 SerDes 建模領域創(chuàng)新

  • _____泰克日前成為2023年DesignCon最佳論文獎得主，該獎項旨在表彰其在數據驅動式 PAM4 SerDes 建模領域的突出貢獻。這篇論文是由泰克Wenzheng (Shawn) Sun 和 Muhammad Saad Chughtai 與惠普企業(yè) (HPE) 的 Yongjin Choi 和 Chris Cheng 共同完成的。此外，北卡羅來納州立大學的 Priyank Kashyap 和 Pual Franzon 也參與了論文的撰寫過程。最佳論文獎旨在表彰獲獎作者在半導體和電子設計領域的突出
  • 關鍵字： 泰克  DesignCon  PAM4 SerDes  

Cadence發(fā)布面向TSMC 3nm工藝的112G-ELR SerDes IP展示

  • 3nm 時代來臨了！Cadence 在 2023 年 TSMC 北美技術研討會期間發(fā)布了面向臺積電 3nm 工藝（N3E）的 112G 超長距離（112G-ELR）SerDes IP 展示，這是 Cadence 112G-ELR SerDes IP 系列產品的新成員。在后摩爾時代的趨勢下，F(xiàn)inFET 晶體管的體積在 TSMC 3nm 工藝下進一步縮小，進一步采用系統(tǒng)級封裝設計（SiP）。通過結合工藝技術的優(yōu)勢與 Cadence 業(yè)界領先的數字信號處理（DSP）SerDes 架構，全新的 112G-ELR
  • 關鍵字： Cadence  TSMC  3nm工藝  SerDes IP  

Credo正式推出基于臺積電5nm及4nm先進制程工藝的全系列112G SerDes IP產品

  • ?Credo Technology（納斯達克股票代碼：CRDO）近日正式宣布推出其基于臺積電5nm及4nm制程工藝的112G PAM4 SerDes IP全系列產品，該系列能夠全面覆蓋客戶在高性能計算、交換芯片、人工智能、機器學習、安全及光通信等領域的廣泛需求，包括：超長距（LR+）、長距（LR）、中距（MR）、超極短距（XSR+）以及極短距（XSR）。?Credo IP產品業(yè)務開發(fā)助理副總裁Jim Bartenslager表示， “Credo先進的混合信號以及數字信號處理（DSP）1
  • 關鍵字： Credo  臺積電  5nm  4nm  SerDes  IP  

視野無死角！哉英 SerDes 讓你入門 Full HD 全景監(jiān)控

  • 近年來，車用全景監(jiān)視系統(tǒng) (Around View Monitor，AVM) 已經逐漸成為汽車中高階市場的標準配備，影像處理及畫面拼接的技術也越來越成熟。消費者除了要求畫面的流暢度與拼接的準確度外，也開始追求畫面的品質。圖片取自：https://picclick.co.uk/ICAM-BMW-surround-360-camera-retrofit-set-kit-254219011731.html    目前市面上大部分的 AVM 系統(tǒng)都使用 720p HD 的鏡頭模組，因應未來市場
  • 關鍵字： THine  哉英  SerDes  Camera  MIPI-CSI  1080p  全景  環(huán)景  AVM  Automotive  

高速Serdes技術的發(fā)展趨勢和挑戰(zhàn)

  • 湛?偉（成都華微電子科技有限公司，成都?610041）摘?要：本文回顧了Serdes的發(fā)展歷程，提出了Serdes技術分代及其特點，講述當前國內外Serdes的技術現(xiàn)狀，以及Serdes技術的發(fā)展趨勢，對Serdes架構和各模塊技術演變、關鍵技術挑戰(zhàn)進行了分析，并從協(xié)議、電路設計、信號完整性、發(fā)展趨勢幾個維度加以詳細討論。關鍵詞：Serdes；PAM4；數據時鐘；恢復0 引言Serdes是英文單詞串行器（Serializer）和解串行器（De-Serializer）的合成詞，可以稱之為串行解串器。根據其功
  • 關鍵字： 201909  Serdes  PAM4  數據時鐘  恢復  

Cyclone IV高速串口在微波數據傳輸中的應用

  • 采用ALTERA Cyclone IV FPGA內部SERDES實現(xiàn)多路數據的復分解，舍棄了專用的復分解芯片，在降低系統(tǒng)硬件設計復雜度的同時縮小了PCB板的體積以及系統(tǒng)功耗。利用數據提取、緩存、還原等處理方式，去除異步采樣帶來的數據傳輸帶寬增加的弊端。實現(xiàn)在有限的無線微波傳輸帶寬、有限的體積內部多種同步異步數據的高可靠性傳輸。
  • 關鍵字： SERDES  高速串口  數據提取  異步采樣  微波傳輸  201812  

獲得連接：解密串行解串器

  • 串行解串器是可將大位寬并行總線壓縮成少量(通常為一條)差分串行鏈路的器件，該鏈路可在遠遠高于低速大位寬并行總線的速率下進行切換。串行解串器對大
  • 關鍵字： 解串  SerDes  

參考時鐘對SERDES性能的影響

  • 參考時鐘對SERDES性能的影響-我們知道，SERDES對參考時鐘有嚴格的相位噪聲性能要求。通常，SERDES供應商會根據其SERDES采用的PLL以及CDR架構特點，以及性能數據，提出對參考時鐘的相位噪聲的具體要求。
  • 關鍵字： SERDES  參考時鐘  XILINX  

基于高速FPGA的PCB設計技術

  • 本文只談及了一些基本的概念。這里所涉及的任何一個主題都可以用整本書的篇幅來討論。關鍵是要在為PCB版圖設計投入大量時間和精力之前搞清楚目標是什么。一旦完成了版圖設計，重新設計就會耗費大量的時間和金錢，即便是對走線的寬度作略微的調整。不能依賴PCB版圖工程師做出能夠滿足實際需求的設計來。原理圖設計師要一直提供指導，作出精明的選擇，并為解決方案的成功負起責任。
  • 關鍵字： PCB  電容  SERDES  FPGA  

基于SERDES的數字系統(tǒng)中高效時鐘設計方案

  • 基于SERDES的設計增加了帶寬，減少了信號數量，同時帶來了諸如減少布線沖突、降低開關噪聲、更低的功耗和封裝成本等許多好處。而SERDES技術的主要缺點是需要非常精確、超低抖動的元件來提供用于控制高數據速率串行信號所需的參考時鐘。即使嚴格控制元件布局，使用長度短的信號并遵循信號走線限制，這些接口的抖動余地仍然是非常小的。
  • 關鍵字： 參考時鐘源  高速串行接口  SERDES  

一種因光纖漂移引起 SERDES FIFO 溢出的解決方案

  • 摘要分布式基站系統(tǒng)中，RRU 通常會通過光纖拉遠實現(xiàn)與 BBU 的遠程互聯(lián)。由于光纖自身的特性，傳輸過程中必然會引入抖動和漂移;尤其是漂移，因其低頻特性，并且難于濾除，在SERDES 的 FIFO 深度不夠的情況下有可能會造
  • 關鍵字： SERDES  FIFO  光纖  方案    
共48條 1/4 1 2 3 4 »
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473