首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> veriloghdl

基于FPGA的多軸控制器設(shè)計(jì)

  • 介紹了一種基于FPGA的多軸控制器，控制器主要由ARM7(LPC2214)和FPGA(EP2C5T144C8)及其外圍電路組成，用于同時(shí)控制多路電機(jī)的運(yùn)動(dòng)。利用Verilog HDL硬件描述語(yǔ)言在FPGA中實(shí)現(xiàn)了電機(jī)控制邏輯，主要包括脈沖控制信號(hào)產(chǎn)生、加減速控制、編碼器反饋信號(hào)的辨向和細(xì)分、絕對(duì)位移記錄、限位信號(hào)保護(hù)邏輯等。論文中給出了FPGA內(nèi)部一些核心邏輯單元的實(shí)現(xiàn)，并利用QuartusⅡ、Modelsim SE軟件對(duì)關(guān)鍵邏輯及時(shí)序進(jìn)行了仿真。實(shí)際使用表明該控制器可以很好控制多軸電機(jī)的運(yùn)動(dòng)，并且能
  • 關(guān)鍵字： VerilogHDL  FPGA  多軸控制器  編碼器  四細(xì)分  

基于VerilogHDL的FIR數(shù)字濾波器設(shè)計(jì)與仿真

  • 引言數(shù)字濾波器是語(yǔ)音與圖像處理、模式識(shí)別、雷達(dá)信號(hào)處理、頻譜分析等應(yīng)用中的一種基本的處理部件， ...
  • 關(guān)鍵字： VerilogHDL  FIR數(shù)字濾波器    

基于VerilogHDL語(yǔ)言的FIR數(shù)字濾波器設(shè)計(jì)與實(shí)現(xiàn)

  • 　隨著現(xiàn)場(chǎng)可編程門陣列的廣泛應(yīng)用，對(duì)其進(jìn)行靈活的重新配置的研究也越來(lái)越多。目前絕大多數(shù)FPGA都是基于查找表LUT（Look UP Table）的技術(shù)，采用SRAM工藝生產(chǎn)。這種工藝的FPGA有兩層結(jié)構(gòu)，上層為配置存儲(chǔ)器，下層是
  • 關(guān)鍵字： 濾波器  設(shè)計(jì)  實(shí)現(xiàn)  數(shù)字  FIR  VerilogHDL  語(yǔ)言  基于  

VerilogHDL綜合性設(shè)計(jì)

  • VerilogHDL綜合性設(shè)計(jì)　　1 時(shí)鐘安排　　選用上升沿觸發(fā)的單時(shí)鐘信號(hào),盡量不使用混合觸發(fā)的時(shí)鐘信號(hào)。因?yàn)闀r(shí)鐘周期在時(shí)序分析的過(guò)程中是關(guān)鍵問(wèn)題,它還影響到時(shí)鐘的頻率。使用簡(jiǎn)單的時(shí)鐘結(jié)構(gòu) 利于時(shí)鐘信號(hào)的分析和保持
  • 關(guān)鍵字： 設(shè)計(jì)  綜合性  VerilogHDL  

基于VerilogHDL濾波器的設(shè)計(jì)

  • 現(xiàn)代計(jì)算機(jī)和通信系統(tǒng)中廣泛采用數(shù)字信號(hào)處理的技術(shù)和方法，其基本思路是先把信號(hào)用一系列的數(shù)字來(lái)表示，然后對(duì)...
  • 關(guān)鍵字： 濾波器  VerilogHDL  

基于VerilogHDL的CMOS圖像敏感器驅(qū)動(dòng)電路設(shè)計(jì)

  • Verilog HDL語(yǔ)言是IEEE標(biāo)準(zhǔn)的用于邏輯設(shè)計(jì)的硬件描述語(yǔ)言，具有廣泛的邏輯綜合工具支持，簡(jiǎn)潔易于理解。本文就STAR250這款CMOS圖像敏感器，給出使用Verilog HDL語(yǔ)言設(shè)計(jì)的邏輯驅(qū)動(dòng)電路和仿真結(jié)果。
  • 關(guān)鍵字： 驅(qū)動(dòng)  電路設(shè)計(jì)  敏感  圖像  VerilogHDL  CMOS  基于  

基于VerilogHDL的小波濾波器的設(shè)計(jì)與實(shí)現(xiàn)

  • 0 引 言
    現(xiàn)代計(jì)算機(jī)和通信系統(tǒng)中廣泛采用數(shù)字信號(hào)處理的技術(shù)和方法，其基本思路是先把信號(hào)用一系列的數(shù)字來(lái)表示，然后對(duì)這些數(shù)字信號(hào)進(jìn)行各種快速的數(shù)學(xué)運(yùn)算。其目的是多種多樣的，有的是為了加密，有的是為了去
  • 關(guān)鍵字： VerilogHDL  小波濾波器    

基于VerilogHDL的背景噪聲扣除電路設(shè)計(jì)

  • 本文介紹了一種基于硬件描述語(yǔ)言VerilogHDL的背景噪聲扣除電路設(shè)計(jì)，該設(shè)計(jì)與以往使用加減計(jì)數(shù)芯片組成的電路相比，具有與MCU接口簡(jiǎn)單，軟件操作方便等優(yōu)點(diǎn)。
  • 關(guān)鍵字： VerilogHDL  背景  電路設(shè)計(jì)    
共40條 3/3 « 1 2 3
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473