首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> vhdl-cpld

基于Verilog HDL的RS-232串口通信在CPLD上的實現(xiàn)

  • 為了實現(xiàn)PC機與CPLD的通信，進行了相應的研究。分析了RS-232C通信協(xié)議，自定義了數(shù)據(jù)包傳輸格式。根據(jù)UART模塊工作狀態(tài)多的特點，應用了有限狀態(tài)機理論進行編程實現(xiàn)。為降低誤碼率，應用16倍頻技術，實現(xiàn)了波特率為9 600 bit／s的串口通信。在Quartus II平臺上用VerilogHDL進行編程，并通過了VC編寫程序的數(shù)據(jù)傳輸?shù)尿炞C。研究成果為工程上PC機與嵌入式系統(tǒng)數(shù)據(jù)傳輸?shù)膯栴}提供了一種解決方法。
  • 關鍵字： 有限狀態(tài)機  數(shù)據(jù)包  CPLD  

基于VHDL的時鐘分頻和觸發(fā)延遲電路在FPGA上的實現(xiàn)

  • 在EAST分布式中央定時同步系統(tǒng)中，時鐘分頻和觸發(fā)延遲電路是分布式節(jié)點的核心。為了完成對基準時鐘信號進行多路任意整數(shù)倍的等占空比的分頻，并對輸入的觸發(fā)脈沖進行多路任意時間的延遲輸出，本設計中采用VHDL語言進行編程，實現(xiàn)了多路時鐘分頻信號的輸出和多路延遲輸出，特別是提高了奇數(shù)分頻和觸發(fā)延遲的時間精度，最后在QuartusⅡ9．0軟件上時設計的波形進行分析，驗證了該設計的可行性。
  • 關鍵字： 觸發(fā)延遲  中央定時同步系統(tǒng)  VHDL  

基于CPLD的片內振蕩器設計及其優(yōu)化

  • 本文介紹一種通用的基于CPLD的片內振蕩器設計方法，它基于環(huán)形振蕩器原理，只占用片上普通邏輯資源(LE)，無需使用專用邏輯資源(如MaxII中的UFM)，從而提高了芯片的資源利用率。
  • 關鍵字： 片內振蕩器  SoC  CPLD  

基于CPLD的數(shù)字延遲線設計

  • 如果僅用一個延遲模塊就能同時完成脈沖前后沿的延遲，這樣就即節(jié)省了電路制作成本又提高了延遲線的延遲精度。本文正是基于這一思想并使用CPLD芯片來實現(xiàn)數(shù)字延遲線的設計的。
  • 關鍵字： 數(shù)字延遲線  延遲誤差  CPLD  

基于CPLD的CMI編碼的實現(xiàn)

  • 本文針對光纖通信傳輸碼型的要求和CMI碼的編碼原理，介紹了一種以EPM系列7064芯片為硬件平臺，以Max+PlusⅡ為軟件平臺，以VHDL為開發(fā)工具，適合于CPLD實現(xiàn)的CMI編碼器的設計方案。
  • 關鍵字： CMI編碼  光纖通信  CPLD  

應用VHDL設計通信編碼波形

  • 要實現(xiàn)不同的編碼方式關鍵是要找到合適的算法，并且要求算法必須簡潔亦兼容。筆者在這里主要采用了對比、聯(lián)合和模塊化的設計方法，使每一種編碼成為一個獨立模塊，但又共用同一個或多個時鐘。由此，大大節(jié)約了程序的存儲空間，減少了程序的調試時間。
  • 關鍵字： 仿真波形  編碼  VHDL  

Verilog HDL基礎之：Verilog HDL語言簡介

  • Verilog HDL是硬件描述語言的一種，用于數(shù)字電子系統(tǒng)設計。它允許設計者用它來進行各種級別的邏輯設計，可以用它進行數(shù)字邏輯系統(tǒng)的仿真驗證、時序分析、邏輯綜合。它是目前應用最廣泛的一種硬件描述語言之一。Verilog HDL是在1983年由GDA公司的Phil Moorby首創(chuàng)的。
  • 關鍵字： VerilogHDL  VHDL  Verilog-XL  華清遠見  

基于VHDL的AVS環(huán)路濾波器設計

  • AVS 視頻標準中，自適應環(huán)路器在實現(xiàn)時存在許多條件運算（如濾波強度的計算、邊界閾值和跳轉等的計算）及其對于數(shù)據(jù)的訪問比較繁瑣，使得濾波器的算法復雜度很高。并且塊效應可能會出現(xiàn)在每個8x8 塊的邊界上。而該濾波器以8x8 塊為單位進行濾波，減少對存儲器的訪問，加快了處理速度，大大節(jié)省了算法的硬件實現(xiàn)面積。并且適當增加片上存儲空間來緩解外存的壓力來提高濾波模塊的效率，采用VHDL 語言進行設計、仿真，通過FPGA驗證。綜合仿真結果表明，該設計占用資源較少。
  • 關鍵字： AVS  環(huán)路濾波  VHDL  

FPGA最小系統(tǒng)之：最小系統(tǒng)電路分析

  • FPGA的管腳主要包括：用戶I/O（User I/O）、配置管腳、電源、時鐘及特殊應用管腳等。其中有些管腳可有多種用途，所以在設計FPGA電路之前，需要認真的閱讀相應FPGA的芯片手冊。
  • 關鍵字： Cyclone  Altera  Flash  FPGA  CPLD  SDRAM  FPGA最小系統(tǒng)  

基于VHDL的智能溫室環(huán)境測控系統(tǒng)專用CPU設計

  • 智能溫室是近年逐步發(fā)展起來的一種資源節(jié)約型高效農業(yè)發(fā)展技術,目前國內大多以單片機、通用計算機作為溫室系統(tǒng)處理器,由于基于單因子和成本問題,其智能化和效率有待提高。在此通過對目前智能溫室控制器的分析研究,提出并設計了一款16位的的單總線專用CPU,且專門針對于智能溫室測控系統(tǒng)設計了一個浮點運算器和n個Comparray比較器,并使用VHDL
  • 關鍵字： VHDL  溫室控制系統(tǒng)  浮點運算器  Comparray比較器  

I2C串行總線協(xié)議的VHDL實現(xiàn)

  • 分析了I2C串行總線的數(shù)據(jù)傳輸機制，用VHDL設計了串行總線控制電路，其中包括微處理器接口電路和I2C總線接口電路。采用ModelSim Plus 6.0 SE軟件進行了前仿真和調試,并在Xilinx ISE 7.1i開發(fā)環(huán)境下進行了綜合、后仿真和CPLD器件下載測試。 結果表明實現(xiàn)了I2C串行總線協(xié)議的要求。
  • 關鍵字： I2C總線控制  VHDL  仲裁  

基于SCF及CPLD的程控濾波電路設計

  • 以MOS開關、電容器和運算放大器為核心的單片集成器件SCF，以其對截止頻率的精確控制，頻率響應特性可大范圍調節(jié)，編程控制簡單，有效解決了模擬濾波器的通帶調節(jié)問題，在濾波電路設計中得到廣泛應用。
  • 關鍵字： SCF  程控濾波電路  CPLD  

1553B多功能RT IP核的設計與實現(xiàn)

  • 介紹了采用一種自主研發(fā)多功能IP核實現(xiàn)總線全地址響應的設計方案,其可在FPGA中靈活配置,配備外圍電路后可以方便實現(xiàn)各種功能.設計采用VHDL硬件描述語言進行編程,采用綜合工具ISE Foundation對設計進行綜合、優(yōu)化,在ModelSim - SE 6.1g中進行時序仿真,并且最后在FPGA上實現(xiàn).
  • 關鍵字： 多功能IP核  VHDL  ModelSim  

基于FPGA的鍵盤輸入累計存儲IP核的設計與驗證

  • 基于FPGA設計了一款通用鍵盤IP核,該核主要實現(xiàn)對鍵盤輸入信號的計算與存儲功能,并在quartusⅡ環(huán)境下使用VHDL語言,采用自頂向下設計方式,編輯生成RTL原理圖,并做了相關的時序仿真驗證。經(jīng)驗證此IP核具有較強的魯棒性和較高的反應速度,可作為基礎輸入模塊,為其他模塊提供有力控制輸入與數(shù)據(jù)支持。
  • 關鍵字： 鍵盤IP核  VHDL  FPGA  

基于FPGA的QPSK調制解調的系統(tǒng)仿真

  • 本文針對傳統(tǒng)的四相移鍵控(QPSK)的調制解調方式提出一種基于高速硬件描述語言(VHDL)的數(shù)字式QPSK調制解調模型。這種新模型便于在目標芯片F(xiàn)PGA/CPLD上實現(xiàn)QPSK調制解調功能。文中介紹了QPSK調制解調的原理,并基于FPGA實現(xiàn)了QPSK調制解調電路。并給出了可編程邏輯器件FPGA的最新一代集成設計環(huán)境QuartusⅡ進行系統(tǒng)仿真的仿真結果。
  • 關鍵字： 四相移鍵控  VHDL  調制解調模型  
共994條 8/67 |‹ « 6 7 8 9 10 11 12 13 14 15 » ›|
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473