xilinx 文章進(jìn)入xilinx技術(shù)社區(qū)

大咖詳談FPGA，簡介、工作原理等

　　FPGA工作原理與簡介　　如前所述，F(xiàn)PGA是在PAL、GAL、EPLD、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為ASIC領(lǐng)域中的一種半定制電路而出現(xiàn)的，即解決了定制電路的不足，又克服了原有可編程器件門電路有限的缺點(diǎn)。　　由于FPGA需要被反復(fù)燒寫，它實(shí)現(xiàn)組合邏輯的基本結(jié)構(gòu)不可能像ASIC那樣通過固定的與非門來完成，而只能采用一種易于反復(fù)配置的結(jié)構(gòu)。查找表可以很好地滿足這一要求，目前主流FPGA都采用了基于SRAM工藝的查找表結(jié)構(gòu)，也有一些軍品和宇航級FPGA采用Flash或者熔絲與反熔
關(guān)鍵字： FPGA Xilinx

Xilinx 公司CEO兼總裁 Moshe Gavrielov 宣布退休

　　All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.)今天宣布其首席執(zhí)行官(CEO)兼總裁 Moshe Gavrielov 已通知公司董事會，將于 2018 年 1 月 28 日卸任公司及董事會相關(guān)職位。Gavrielov 的引退為他在半導(dǎo)體和軟件相關(guān)企業(yè)中歷時(shí) 40 年的輝煌職業(yè)生涯劃下一個(gè)完美的休止符。董事會已選出公司原
關(guān)鍵字： Xilinx

Xilinx RFSoC憑借先進(jìn)技術(shù)的最佳運(yùn)用榮膺ARM TechCon創(chuàng)新獎(jiǎng)

　　All Programmable技術(shù)和器件的全球領(lǐng)先企業(yè)賽靈思公司(Xilinx, Inc.，(NASDAQ:XLNX))今天宣布，其Zynq? UltraScale+? RFSoC產(chǎn)品線憑借對先進(jìn)技術(shù)的最佳運(yùn)用在2017年ARM TechCon大會上榮膺創(chuàng)新大獎(jiǎng)。Zynq UltraScale+ RFSoC將直接RF數(shù)據(jù)轉(zhuǎn)換器與FPGA邏輯和多核多處理ARM?子系統(tǒng)完美集成在一起，從而能為無線、有線電視網(wǎng)絡(luò)接入、測試測量、雷達(dá)等高
關(guān)鍵字： Xilinx RFSoC

Xilinx上季度財(cái)報(bào)出爐，同比增長7%

　　近日，賽靈思(Xilinx)公布2018財(cái)年第二季財(cái)報(bào)(編者注：即日歷年2017年7月~9月)結(jié)果，收入繼續(xù)保持增長態(tài)勢，連續(xù)八個(gè)季度持續(xù)增長，比上一年年同期增長7%!　　很明顯，這個(gè)增長清楚地證明了賽靈思長期一貫的執(zhí)行力。賽靈思將持續(xù)受益于從6-7年前就開始的多元化多市場投資組合及領(lǐng)先競爭對手三個(gè)工藝節(jié)點(diǎn)的技術(shù)領(lǐng)先優(yōu)勢?！　?yīng)用方面，賽靈思目標(biāo)應(yīng)用市場中，工業(yè)/航空航天和國防部門創(chuàng)下新的季度紀(jì)錄，銷售額為2.78億美元，比上年同期增長17%。廣播/消費(fèi)者和汽車業(yè)務(wù)部門的銷售額
關(guān)鍵字： Xilinx 16nm

Xilinx擁抱軟件，擁抱云服務(wù)

　　不久前，Xilinx在中國舉辦了首屆賽靈思開發(fā)者大會(XDF, Xilinx Developer Forum)。在北京站，電子產(chǎn)品世界編輯獲悉，Xilinx開發(fā)者正從以硬件為主，轉(zhuǎn)移到增加軟件開發(fā)者及其他開發(fā)者，預(yù)計(jì)未來五年用戶數(shù)將增加5倍，即從目前的5萬人增加到25萬人，并且在云服務(wù)方面下足了功夫，提出了FaaS(FPGA即服務(wù))理念?！　≌掌?Xilinx三位高管出席了XDF北京新聞發(fā)布會。從左至右：Xilinx戰(zhàn)略市場開發(fā)總監(jiān)Andy Walsh，IP及軟
關(guān)鍵字： Xilinx FPGA

基于DS89C450的Xilinx PROM在系統(tǒng)編程設(shè)計(jì)

基于DS89C450的Xilinx PROM在系統(tǒng)編程設(shè)計(jì)-基于查找表技術(shù)的FPGA在應(yīng)用時(shí)需要外置一個(gè)非易失性存儲器來存儲配置數(shù)據(jù)。如何方便靈活地對一個(gè)系統(tǒng)中多片F(xiàn)PGA的配置數(shù)據(jù)進(jìn)行升級是本文討論的問題
關(guān)鍵字： DS89C450 Xilinx

聊一聊FPGA低功耗設(shè)計(jì)的那些事兒

聊一聊FPGA低功耗設(shè)計(jì)的那些事兒-以下是筆者一些關(guān)于FPGA功耗估計(jì)和如何進(jìn)行低功耗設(shè)計(jì)的知識。
關(guān)鍵字： FPGA Xilinx

透過設(shè)計(jì)實(shí)例揭秘FPGA電源的N個(gè)考慮事項(xiàng)

透過設(shè)計(jì)實(shí)例揭秘FPGA電源的N個(gè)考慮事項(xiàng)-本文分析了針對FPGA的電源要求，提供了關(guān)于如何將其放在PCB上和放在什么位置的指導(dǎo)，并通過一個(gè)設(shè)計(jì)示例讓讀者熟悉設(shè)計(jì)步驟，設(shè)計(jì)當(dāng)中FPGA所在的系統(tǒng)由12 V總線供電，這是來自市電供電SMPS的主輸出。
關(guān)鍵字： FPGA電源 PCB Altera Xilinx FPGA

FPGA實(shí)戰(zhàn)開發(fā)技巧（12）

FPGA實(shí)戰(zhàn)開發(fā)技巧（12）-在大規(guī)模設(shè)計(jì)的調(diào)試應(yīng)該按照和設(shè)計(jì)理念相反的順序，從底層測試，主要依靠ChipScope Pro 工具。下面主要介紹ChipScope Pro、FPGA Editor 組件的使用方法。
關(guān)鍵字： FPGA Xilinx

FPGA開發(fā)要掌握的六大基礎(chǔ)知識（3）

FPGA開發(fā)要掌握的六大基礎(chǔ)知識（3）-Xilinx FPGA開發(fā)軟件為ISE.現(xiàn)在其版本更新比較快，大家現(xiàn)在常用的版本都在ISE12.1了。
關(guān)鍵字： FPGA 賽靈思 Xilinx

system generator入門筆記

system generator入門筆記-System Generator是Xilinx公司進(jìn)行數(shù)字信號處理開發(fā)的一種設(shè)計(jì)工具，它通過將Xilinx開發(fā)的一些模塊嵌入到Simulink的庫中，可以在Simulink中進(jìn)行定點(diǎn)仿真，可是設(shè)置定點(diǎn)信號的類型，這樣就可以比較定點(diǎn)仿真與浮點(diǎn)仿真的區(qū)別。并且可以生成HDL文件，或者網(wǎng)表，可以再ISE中進(jìn)行調(diào)用。
關(guān)鍵字： Xilinx 賽靈思 Simulink

在FPGA開發(fā)中盡量避免全局復(fù)位的使用？（1）

在FPGA開發(fā)中盡量避免全局復(fù)位的使用？（1）-最近幾天讀了Xilinx網(wǎng)站上一個(gè)很有意思的白皮書（white paper，wp272.pdf），名字叫《Get Smart About Reset:Think Local, Not Global》，在此分享一下心得，包括以前設(shè)計(jì)中很少注意到的一些細(xì)節(jié)。
關(guān)鍵字： Xilinx 賽靈思

如何使用腳本對Xilinx FPGA編程

如何使用腳本對Xilinx FPGA編程-最近在做一個(gè)GUI的項(xiàng)目，想試著用FPGA實(shí)現(xiàn)一個(gè)簡單的GUI。硬件基本模塊和整個(gè)硬件系統(tǒng)已經(jīng)完成設(shè)計(jì)，但是軟件程序上還處在調(diào)試階段，由于程序比較大，F(xiàn)PGA內(nèi)部的BRAM已經(jīng)完全不夠用了，只能將運(yùn)行的程序放到DDR DRAM中
關(guān)鍵字： GUI FPGA Xilinx

7 50T 入門級FPGA評估套件上手評測

7 50T 入門級FPGA評估套件上手評測-FPGA即現(xiàn)場可編程門陣列，屬于可編程邏輯器件的一種。隨著工藝的進(jìn)步和EDA設(shè)計(jì)工具的不斷發(fā)展，F(xiàn)PGA的門檻（學(xué)習(xí)成本和價(jià)格成本）也越來越低，目前已經(jīng)成為實(shí)現(xiàn)數(shù)字系統(tǒng)的主流平臺之一。
關(guān)鍵字： FPGA 可編程邏輯 Xilinx

參考時(shí)鐘對SERDES性能的影響

參考時(shí)鐘對SERDES性能的影響-我們知道，SERDES對參考時(shí)鐘有嚴(yán)格的相位噪聲性能要求。通常，SERDES供應(yīng)商會根據(jù)其SERDES采用的PLL以及CDR架構(gòu)特點(diǎn)，以及性能數(shù)據(jù)，提出對參考時(shí)鐘的相位噪聲的具體要求。
關(guān)鍵字： SERDES 參考時(shí)鐘 XILINX

共721條 4/49 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|

xilinx介紹

Xilinx ZYNQ技術(shù)中心一、Xilinx公司介紹　　Xilinx是全球領(lǐng)先的可編程邏輯完整解決方案的供應(yīng)商。Xilinx研發(fā)、制造并銷售范圍廣泛的高級集成電路、軟件設(shè)計(jì)工具以及作為預(yù)定義系統(tǒng)級功能的IP（Intellectual Property）核?？蛻羰褂肵ilinx及其合作伙伴的自動(dòng)化軟件工具和IP核對器件進(jìn)行編程，從而完成特定的邏輯操作。Xilinx公司成立于 1984年，Xilinx首創(chuàng)了現(xiàn)場可編程邏輯陣列 [ 查看詳細(xì) ]