首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 抵御

PoE接口如何抵御差分模式瞬態(tài)電壓

  • 在PoE應用增長的同時，以太網(wǎng)PHY的尺寸也在迅速縮小。目前，以太網(wǎng)PHY大多使用90nm技術(shù)制造，但芯片制造商即將推出采用65nm工藝技術(shù)制造的尺寸更小的產(chǎn)品。事實表明，采用這些先進的制造工藝時，在CMOS上實現(xiàn)有效的芯片級ESD保護是不切實際的，因為芯片面積太小無法提供系統(tǒng)級魯棒性，另外要實現(xiàn)有效的芯片級保護成本也過高。為滿足全球標準的要求、并保證系統(tǒng)的可靠性，時下基于以太網(wǎng)的系統(tǒng)設計越來越強烈地要求使用更好的片外電路保護。

  • 關(guān)鍵字： 模式  電壓  差分  抵御  接口  如何  PoE  
共1條 1/1 1

抵御介紹

您好，目前還沒有人創(chuàng)建詞條抵御!
歡迎您創(chuàng)建該詞條，闡述對抵御的理解，并與今后在此搜索抵御的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473