首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 池化

Astera Labs面向CXL附加內存擴展和池化應用的Leo Memory Connectivity Platform進入預量產階段

  • 中國，北京 - 2022年9月1日-智能系統(tǒng)專用連接解決方案企業(yè)Astera Labs今日宣布已開始向客戶和戰(zhàn)略合作伙伴提供Leo Memory Connectivity Platform預量產樣品，平臺可支持Compute Express Link? (CXL?) 1.1和2.0，實現(xiàn)云服務器的安全性、可靠性以及高性能內存擴展和池化。在對Leo智能內存控制器 (Smart Memory Controllers)與業(yè)界先進的CPU/GPU平臺以及DRAM內存模塊在各種實際工作負載上成功進行端到端互操作性測
  • 關鍵字： Astera Labs  CXL  內存擴展  池化  
共1條 1/1 1

池化介紹

您好，目前還沒有人創(chuàng)建詞條池化!
歡迎您創(chuàng)建該詞條，闡述對池化的理解，并與今后在此搜索池化的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473