硬件加速器文章進(jìn)入硬件加速器技術(shù)社區(qū)

PG26 MCU大容量存儲(chǔ) + 快速AI/ML推理滿足未來(lái)的物聯(lián)網(wǎng)需求

Silicon Labs（亦稱“芯科科技”）最新發(fā)布的EFM32PG26（PG26）?32位微控制器（MCU）系列通過(guò)提升兩倍的閃存和RAM容量，以及GPIO的數(shù)量來(lái)滿足各種低功耗和高性能嵌入式物聯(lián)網(wǎng)應(yīng)用需求。面向無(wú)線連接功能的需求，PG26可作為EFR32xG26多協(xié)議無(wú)線SoC平臺(tái)的軟件兼容MCU版本，有助于開(kāi)發(fā)人員基于同一平臺(tái)設(shè)計(jì)快速且無(wú)縫地升級(jí)低功耗藍(lán)牙、Matter、Thread、Zigbee或?qū)Ｓ袩o(wú)線連接設(shè)計(jì)。高效的PG26提供80 MHz ARM Cortex-M33內(nèi)核并支持LC
關(guān)鍵字： PG26 MCU 硬件加速器

針對(duì)復(fù)雜算法中矩陣運(yùn)算量大,計(jì)算復(fù)雜,耗時(shí)多,制約算法在線計(jì)算性能的問(wèn)題,從硬件實(shí)現(xiàn)角度,研究基于FPGA/Nios-Ⅱ的矩陣運(yùn)算硬件加速器設(shè)計(jì),實(shí)現(xiàn)矩陣并行計(jì)算。首先根據(jù)矩陣運(yùn)算的算法分析,設(shè)計(jì)了矩陣并行計(jì)算的硬件實(shí)現(xiàn)結(jié)構(gòu),并在Modelsim中進(jìn)行功能模塊的仿真,然后將功能模塊集成一個(gè)自定制組件,并通過(guò)Avalon總線與NiosⅡ主處理器通信,作為硬件加速器。最后在FPGA芯片中構(gòu)建SoPC系統(tǒng),并在Altera DE3開(kāi)發(fā)板中進(jìn)行矩陣實(shí)時(shí)計(jì)算測(cè)試。測(cè)試結(jié)果驗(yàn)證了基于FPGA/Nios-Ⅱ矩陣運(yùn)算硬件
關(guān)鍵字：硬件加速器矩陣運(yùn)算 FPGA

研究日上，Intel技術(shù)人員拿出了一塊特殊的晶圓，聲稱是一種硬件加速器的原型，但卻沒(méi)有給出具體說(shuō)明。其中到底蘊(yùn)含著什么秘密呢?我們知道，現(xiàn)代
關(guān)鍵字： Intel AES 硬件加速器

引言 H.264是由國(guó)際電信聯(lián)盟(ITU)和國(guó)際標(biāo)準(zhǔn)化組織(ISO)共同制定的新一代視頻編碼標(biāo)準(zhǔn)，該標(biāo)準(zhǔn)采用一系列先進(jìn)的編碼技術(shù)，在編碼效率、網(wǎng)絡(luò)適應(yīng)性等諸多方面都超越了以往的視頻標(biāo)準(zhǔn)。H.264有兩種熵編碼方案：一種是從可變長(zhǎng)編碼方案發(fā)展而來(lái)的基于上下文的自適應(yīng)可變長(zhǎng)編碼CAVLC；另一種是從算術(shù)編碼發(fā)展而來(lái)的基于上下文的自適應(yīng)二進(jìn)制算術(shù)編碼CABAC。與CAVLC相比，CABAC可以節(jié)省約7％的碼流，但增加了10％的計(jì)算時(shí)間。在解高清碼流時(shí)，用軟件來(lái)做CABAC這樣復(fù)雜的熵解碼，無(wú)法完成實(shí)時(shí)解碼的
關(guān)鍵字： H.264 解碼器CABAC 消費(fèi)電子硬件加速器消費(fèi)電子

共4條 1/1 1

您好，目前還沒(méi)有人創(chuàng)建詞條硬件加速器!
歡迎您創(chuàng)建該詞條，闡述對(duì)硬件加速器的理解，并與今后在此搜索硬件加速器的朋友們分享。創(chuàng)建詞條