芯片CP測(cè)試的流程是怎樣的

昨天我們了解到芯片的CP測(cè)試是什么，以及相關(guān)的測(cè)試內(nèi)容和方法，那我們今天趁熱打鐵，來(lái)了解一下CP測(cè)試的流程。

1、設(shè)有自測(cè)程序的芯片

首先有一部分比較特殊的芯片要單獨(dú)區(qū)分出來(lái)，就是昨天我們說(shuō)到的自設(shè)自測(cè)程序的存儲(chǔ)類型芯片，這些芯片在設(shè)計(jì)之初就準(zhǔn)備好了TestPlan，根據(jù)各自芯片的規(guī)格參數(shù)就已經(jīng)規(guī)劃好了測(cè)試內(nèi)容和測(cè)試方法。

芯片通常會(huì)準(zhǔn)備若干種TestMode功能，通過(guò)配置管腳使芯片進(jìn)入指定的測(cè)試狀態(tài)，從而完成各個(gè)類型的測(cè)試。如：

ATPG可輸出WGL或STIL格式文件供Tester使用。

BIST（Built-In SelfTest）邏輯。這些自測(cè)邏輯完成對(duì)ROM/RAM/Flash等功能的測(cè)試。

Function Test Mode。一些專門的功能測(cè)試需要增加硬件邏輯，例如ADC/DAC/時(shí)鐘等。

想了解的可以查看金譽(yù)半導(dǎo)體上一篇更新的文章，里面有詳細(xì)說(shuō)明。

2、挑選測(cè)試廠和測(cè)試機(jī)型

首先我們需要選擇有實(shí)力的測(cè)試廠和匹配的測(cè)試機(jī)型，測(cè)試廠和測(cè)試機(jī)的選擇要考慮芯片類型、測(cè)試內(nèi)容、測(cè)試規(guī)格和成本等因素。

 ATE機(jī)器

選擇機(jī)型方面，根據(jù)芯片的類型和測(cè)試內(nèi)容不同，測(cè)試機(jī)臺(tái)又分為很多系列：例如存儲(chǔ)器芯片Advantest T55xx 系列等、數(shù)字混合信號(hào)或SoC芯片Teradyne J750 系列等，RF射頻芯片Credence ASL-3000 系列等。

3、制作ProbeCard以及Test Program

選擇好測(cè)試機(jī)后，接下來(lái)就需要制作探針卡（ProbeCard）和測(cè)試程序（Test Program）。

ProbeCard包括探針和芯片外圍電路。在芯片設(shè)計(jì)的時(shí)候，每一個(gè)DIE和DIE上的每一個(gè)芯片管腳的坐標(biāo)和艱巨信息，都在投產(chǎn)之前已經(jīng)確定，根據(jù)這些參數(shù)就可以開始制作探針了。可讓芯片一個(gè)個(gè)去測(cè)量大耗時(shí)，因此探針卡還可以選擇同測(cè)數(shù)（Site），可同時(shí)測(cè)量多個(gè)芯片，減少測(cè)試機(jī)臺(tái)數(shù)還能節(jié)約時(shí)間成本，但是受限于測(cè)試機(jī)臺(tái)資源，同測(cè)數(shù)也有上限，例如32/16/8/4。

探針的材質(zhì)也有不同的選擇，有鎢銅、鈹銅或鈀等材料，這些探針在強(qiáng)度、導(dǎo)電性、壽命、成本等方面都有各有的特點(diǎn)，根據(jù)需求進(jìn)行選擇即可。

 ProbeCard照片

Test Program是測(cè)試程序。測(cè)試程序控制整個(gè)機(jī)臺(tái)的測(cè)試過(guò)程。不同的測(cè)試機(jī)有不同的測(cè)試軟件系統(tǒng)，對(duì)應(yīng)的測(cè)試程序也有不同的格式。通常工程師提供WGL/STIL/VCD等格式的文件，再轉(zhuǎn)換成測(cè)試機(jī)需要的文件格式，并增加其他測(cè)試程序。

4、調(diào)試以及結(jié)果分析

調(diào)試的時(shí)候根據(jù)TestPlan，Pattern（測(cè)試向量）被分作不同的BIN，從而定位測(cè)試錯(cuò)誤的位置。調(diào)試時(shí)還可以在系統(tǒng)上直接看到一個(gè)Pattern中錯(cuò)誤的Cycle位置，工程師根據(jù)這些錯(cuò)誤信息進(jìn)行調(diào)試，修改Pattern和測(cè)試程序，逐個(gè)清理，直到所有BIN都通過(guò)。再把同測(cè)的多Site全部調(diào)試通過(guò)，如此循環(huán)多輪后，便可以開始試運(yùn)行。

此時(shí)工程師還要調(diào)試探針力度、清理探針周期等參數(shù)，確保整片Wafer上每一次Touchdown都可以測(cè)試穩(wěn)定。

最后整片Wafer的測(cè)試結(jié)果會(huì)生成一個(gè)晶圓圖文件，數(shù)據(jù)生成一個(gè)日志文件，例如STD文件。晶圓圖主要包含良率、測(cè)試時(shí)間、各BIN的錯(cuò)誤數(shù)和DIE位置，日志文件則是具體的測(cè)試結(jié)果。工程師通過(guò)分析這些數(shù)據(jù)，決定是否進(jìn)入量產(chǎn)。

 WaferMap截圖

5、再次調(diào)試，優(yōu)化流程

最后就是進(jìn)入量產(chǎn)階段，根據(jù)大量測(cè)試的統(tǒng)計(jì)數(shù)據(jù)，可以進(jìn)行一些調(diào)整以進(jìn)一步優(yōu)化測(cè)試流程。

這一階段可以決定是否對(duì)出錯(cuò)的DIE進(jìn)行復(fù)測(cè)，通常復(fù)測(cè)可以糾正一定比例的錯(cuò)誤，但是要多用一部分測(cè)試時(shí)間，所以要綜合考慮后再?zèng)Q定是否復(fù)測(cè)。通常處于Wafer邊緣位置的DIE出錯(cuò)的概率較高，綜合考慮，有時(shí)可以直接將邊緣DIE剔除，不進(jìn)行測(cè)試就標(biāo)為壞品，以節(jié)省測(cè)試時(shí)間。

另外，還需要關(guān)注良率是否穩(wěn)定，當(dāng)連續(xù)出現(xiàn)良率較低的情況時(shí)，需要停止測(cè)試，進(jìn)行數(shù)據(jù)分析，檢查設(shè)備或與代工廠溝通。

接下來(lái)才是進(jìn)入真正的量產(chǎn)，這時(shí)只需要把CP測(cè)試的結(jié)果交給后續(xù)封裝廠即可。通常是一個(gè)含有分BIN信息的Map文件，封裝廠根據(jù)Map文件挑選好品封裝，剔除壞品，還可以保留客戶選擇的特殊BIN別。