如何降低 PCB 布局中的寄生電容

PCB 由多個平行跨接的導(dǎo)體組成，例如走線，由絕緣體隔開。這些走線與介電材料一起形成一個電容器，從而導(dǎo)致不需要的寄生電容或雜散電容效應(yīng)。

PCB 中的寄生元件可能是寄生電容、寄生電阻和寄生電感。當(dāng)走線靠近時，寄生電容效應(yīng)在高頻板中尤為突出。這種效果是完全不需要的，會影響設(shè)備的功能。它會導(dǎo)致諸如相聲,電磁干擾， 和信號完整性. 處理高頻、高數(shù)據(jù)速率和混合信號板的 PCB 設(shè)計人員必須考慮寄生電容和電感效應(yīng)，同時設(shè)計PCB布局.

在以下部分中，我們將了解寄生電容的定義及其對我們電路板的影響。

目錄

1什么是PCB中的寄生電容？

1.1如何計算寄生電容？

1.1.1走線電容計算

2什么是寄生電容效應(yīng)？

3雜散電容和寄生電容的區(qū)別？

3.1什么是雜散電容？

3.2PCB中的寄生電阻是什么？

3.3什么是 PCB 中的寄生電感？

3.3.1如何找到PCB走線的電感？

4什么導(dǎo)致寄生電容？

5減少 PCB 布局中的寄生電容

6使用 TDR 測量寄生電容

什么是PCB中的寄生電容？

寄生電容或雜散電容是由電介質(zhì)隔開的兩條跡線之間形成的虛擬電容器的結(jié)果。它是由于載流走線靠近時產(chǎn)生的電位差而發(fā)生的。要了解更多信息，請閱讀走線電流容量在 PCB 設(shè)計中的作用.

如果導(dǎo)體適當(dāng)絕緣，這種效果甚至是可能的。由于沒有理想的電路，因此無法避免寄生電容。

如何計算寄生電容？

寄生電容是導(dǎo)體的固有特性。它是每單位電位變化的存儲量。寄生電容計算為C = q/v。其中 C 是以法拉為單位的電容，v 是以伏特為單位的電壓，q 是以庫侖為單位的電荷。

• 對于不隨時間變化的恒定電信號，dv/dt = 0，這意味著電位沒有變化；因此 i = 0。

• 如果電路回路中有電容，dv/dt會收斂到一個固定值，即電位變化，產(chǎn)生電流；因此 i≠0。

走線電容計算

平行板電容器的電容由 C= (kA/11.3d)pF 給出。其中C是電容，A是板面積，cm2, k 是板材的相對介電常數(shù)，d 是板材之間的距離，單位為 cm。

什么是寄生電容效應(yīng)？

寄生電容效應(yīng)是高頻電路板中的一個問題。在低頻運行時，寄生元件可以忽略不計，因為它們不會真正影響系統(tǒng)功能。電路板上的每一個焊盤都有它的寄生電容，每條走線都有寄生電感。焊盤還增加了其寄生電阻，從而刺激了 IR 損失。PCB、裸板、PCBA、組裝板和元件封裝內(nèi)的導(dǎo)體之間可能存在寄生電容，尤其是表面貼裝器件（SMD）。

由于本征電容器極板具有電位差，因此存在電流流動的機(jī)會。電荷是否存儲在電容器極板之間并不重要；電流不會流動，直到有電位差。一旦該電位差增加，對于對信號完整性產(chǎn)生負(fù)面影響的所需信號路徑，就可以觀察到流向負(fù)載的電子流的相應(yīng)減少。雜散電容和寄生電容的區(qū)別？

術(shù)語雜散電容通常與寄生電容互換使用。然而，寄生電容說明了它會妨礙電路操作的事實，而雜散電容說明了如何引入不需要的電容。

什么是雜散電容？

由于兩個 PCB 導(dǎo)體之間形成的虛擬電容，而且由于周圍環(huán)境的影響，雜散電容并不總是會被感應(yīng)。因此，它被稱為雜散電容。

PCB中的寄生電阻是什么？

寄生電阻沿著走線串聯(lián)或作為導(dǎo)電元件之間的分流器存在。

什么是 PCB 中的寄生電感？

寄生電感沿著走線存在，表現(xiàn)出存儲和耗散電能的行為，就像實際的電感器一樣。所有導(dǎo)體都是電感性的，在高頻下，即使是相對較短的導(dǎo)線或 PCB 走線的電感也可能很重要。

其中 R 是導(dǎo)線半徑，L 是長度。

如何找到PCB走線的電感？

走線電感隨著走線長度和缺少接地層而增加。

其中 W 是走線寬度，L 是走線長度，H 是走線厚度。

例如，高速運算放大器同相輸入端的 2.54cm 走線將產(chǎn)生 29nH 的雜散電感。這足以啟動低級振蕩。使用接地層可以減輕雜散電感。

什么導(dǎo)致寄生電容？

在高頻下，電路板中的電流受到寄生電容的影響。因為當(dāng)頻率增加時，電容器往往會變成導(dǎo)體。請注意，當(dāng)頻率增加時，電容器將充當(dāng)值非常小的電阻器（接近短路），導(dǎo)致電流過大。

ZC= 1/2πfC;FC= 1/ωC因此，隨著頻率的增加，ZC也增加。

寄生電容會在高頻操作期間讓您發(fā)冷，因為電容器在無限頻率下就像一根電線。這就是為什么它會意外地將任何 PCB 的參考平面連接到機(jī)箱的原因。

寄生電容效應(yīng)可能是串?dāng)_和噪聲、來自輸出的不良反饋以及諧振電路的形成。因此，必須注意整體印刷電路板設(shè)計，特別是布局。在將一個導(dǎo)電體放置在另一個導(dǎo)電體的旁邊時，良好的布局應(yīng)格外小心。

寄生元件包括由封裝引線、長走線、焊盤到地、焊盤到電源層和焊盤到走線電容器形成的電感，包括與過孔等。將寄生元件理解為寄生元件，對您的電路性能構(gòu)成威脅。不想要的和不可避免的，但同時是可控的。

讓我們舉一個典型的同相運算放大器原理圖的例子（圖a）。檢查帶有寄生元素的圖 b：

要了解有關(guān)原理圖符號和原理圖的更多信息，請閱讀我們的文章示意圖的含義是什么？

在高速電路中，十分之幾皮法就足以影響電路性能。例如，反相輸入端的 1pF 寄生電容會導(dǎo)致頻域中出現(xiàn) 2dB 的峰值。如果超過 1pF，就會引起不穩(wěn)定和振蕩。

通孔也充當(dāng)寄生元件。它們引入了電容和電感。

過孔的寄生電感由下式給出：

其中 T 是電介質(zhì)的厚度，d 是通孔的直徑（以 cms 為單位）。

過孔的寄生電容由下式給出：

其中 εr 是板材料的相對磁導(dǎo)率，T 是板的厚度，D1 是過孔周圍焊盤的直徑，D2 是地平面中間隙孔的直徑。閱讀之前的文章：如何選擇用于制造的 PCB 材料和層壓板.

請記住，電感通孔與寄生電容相結(jié)合可以形成諧振電路。通孔的自感足夠小，這些諧振在 GHz 范圍內(nèi)，但電感器串聯(lián)添加，降低了諧振頻率。不要在高速電路的關(guān)鍵走線上放置多個過孔。另一個問題是過孔會在地平面上產(chǎn)生孔洞，從而形成地環(huán)路。應(yīng)該避免它們。最好的模擬布局必須在 PCB 的頂層布線所有信號走線。請閱讀之前的文章：11 種最佳高速 PCB 布線實踐.

減少 PCB 布局中的寄生電容

電容器阻擋低頻和直流信號，并在電子電路中傳遞高頻信號。電容器通過高頻信號的這種特性（電容器放電的速度是它們被用來代替速度慢得多的電池的另一個原因）是高速電路中雜散電容問題的原因。對于導(dǎo)體，雜散電容可以引入電磁干擾或?qū)⒀刂娋€和電纜傳播或轉(zhuǎn)移到附近相鄰跡線的噪聲。通常，消除雜散電容是不可能的。盡管如此，還是有一些有效的方法可以在 PCB 布局級別上緩解這種情況。

• 避免并行布線：對于并行布線，兩種金屬之間存在最大面積，因此它們之間存在最大電容。

• 護(hù)城河：電源層被視為交流接地，其行為與接地層完全相同。因此，移除電源層與移除導(dǎo)體附近的接地層一樣重要。這種技術(shù)稱為護(hù)城河。

• 使用法拉第屏蔽或保護(hù)環(huán)：法拉第屏蔽充當(dāng)屏蔽板，將其放置在兩條跡線之間以最小化電容效應(yīng)。

• 增加相鄰走線之間的空間：電容隨距離減小。使用2W或者3W規(guī)則。

• 避免過度使用過孔：過孔是連接 PCB 各層所必需的。但它們的過度使用會增加電容。為了減少 PTH 耦合，最好減少年輪在沒有連接的層上的過孔周圍。因此，最大限度地減少來自組件（如 BGA）的過孔數(shù)量。

• 仔細(xì)的組件分離：小心分離組件和電線、保護(hù)環(huán)、電源層、接地層、輸出和輸入之間的屏蔽以及正確端接傳輸線對于減少不需要的寄生電容至關(guān)重要。

• 使用低介電常數(shù)介電材料：保持所有其他變量不變，介電材料的介電常數(shù)越高，雜散電容越大，而介電常數(shù)越小，雜散電容越小。

• 信號層應(yīng)該夾在兩個地平面之間，或者夾在一個地平面或一個電源平面之間：在 4 層板中，您可以將電源平面放置在底層，并在電源平面和接地平面之間布置一些敏感的走線。這將防止來自一層信號的 EMI 引起另一層信號中的噪聲。

• 確定正確的層厚：較薄的層會減少環(huán)路面積和寄生電感，但會增加寄生電容。您可以使用具有不同層堆棧的模擬工具來確定正確的層厚度。

• 阻抗匹配：在高速數(shù)字應(yīng)用中，多條數(shù)據(jù)線以數(shù)十 Gbps 的速度運行，由于寄生電容和電感而導(dǎo)致阻抗不匹配。寄生效應(yīng)引起的任何不匹配都會在線路上的某處產(chǎn)生反射，最終增加時序抖動和誤碼率。傳輸高速數(shù)據(jù)的信號線的阻抗應(yīng)該匹配。有關(guān)詳細(xì)說明，請閱讀如何限制PCB傳輸線中的阻抗不連續(xù)和信號反射。

使用 TDR 測量寄生電容

當(dāng)有幾個易于使用的出色分辨率 LCR 表可用時，使用時域反射計 (TDR) 測量電感或電容有什么意義？答案是時域反射支持對電路中存在的器件和結(jié)構(gòu)進(jìn)行測量。在測量寄生元件時，設(shè)備周圍的環(huán)境可能會影響要測量的數(shù)量。對于有效的測量，對存在于電路中的器件進(jìn)行測量至關(guān)重要。

此外，在測量包含傳輸線的系統(tǒng)中的設(shè)備或結(jié)構(gòu)的影響時，TDR 允許單獨測量傳輸線特性和設(shè)備特性，而無需物理分離電路中的任何內(nèi)容。請允許我們解釋 TDR 如何測量用 LCR 表難以測量的量。

例子：讓我們以在接地平面上具有長而窄走線的 PCB 為例，形成一條微帶線。在某些時候，走線通過過孔從 PCB 的頂部延伸到底部，依此類推。只要過孔穿過地平面，它就會有一個小開口?，F(xiàn)在，假設(shè)通孔增加了接地電容。在這里，它是頂部和底部傳輸線之間接地的離散電容。我們假設(shè)傳輸線的特性，我們需要測量兩條傳輸線之間的對地電容。

另請閱讀文章中的電路仿真如何工作？

LCR 表測量走線-過孔-走線結(jié)構(gòu)和地之間的總電容。但是不能分別測量過孔電容和走線電容。對于單獨的電容測量，從板上移除走線。這樣就可以測量過孔和地之間的電容。很明顯，這個電容值不能被認(rèn)為對模型是正確的，因為不包括跡線。

另一方面，TDR 在 PCB 走線上****階躍波并觀察從通孔不連續(xù)處反射的波形?？梢酝ㄟ^對反射波形進(jìn)行積分和縮放來計算由通孔引起的“過量”電容量。此方法為模型提供正確的電容值。

兩次測量之間存在不匹配是因為 LCR 表測量的是過孔的總電容，而 TDR 測量的是過孔的多余電容。如果過孔的串聯(lián)電感為零，則其總電容將被視為與其超額電容相同。由于過孔的串聯(lián)電感不為零，因此必須考慮過孔的完整模型，包括串聯(lián)電感和并聯(lián)電容?？紤]到過孔是電容性的，現(xiàn)在可以通過消除串聯(lián)電感并僅包括多余電容來代替總電容來簡化模型。使用 TDR 測量的多余電容是模型的正確值。首先對跡線-過孔-跡線結(jié)構(gòu)進(jìn)行建模，以預(yù)測過孔對沿跡線傳播的信號的影響。TDR 沿跡線傳播輸入脈沖以進(jìn)行測量。通過這種方式，TDR 提供了對未知量的直接測量。

不幸的是，不可能完全消除寄生元素。但是，您可以選擇一些簡單的 PCB 布局來減少寄生電容效應(yīng)。選擇正確的組件還可以防止寄生電容和電感引起的信號問題。準(zhǔn)確的設(shè)計和制造決策可以控制這些寄生效應(yīng)。