去耦電容有什么用？

系統(tǒng)噪聲已成為模擬和數(shù)字設(shè)備的關(guān)鍵問(wèn)題。對(duì)高速接口和低功耗的要求導(dǎo)致設(shè)備對(duì)來(lái)自電源和信號(hào)線的干擾很敏感。電路中的去耦電容器或旁路電容器為 IC 提供高瞬態(tài)電流并減少電源紋波。此類(lèi)電容器靠近 IC 的電源引腳放置。

音頻放大器等模擬電路在操作過(guò)程中會(huì)產(chǎn)生嗡嗡聲或噼啪聲，而微控制器等數(shù)字電路則表現(xiàn)出不穩(wěn)定和不可預(yù)測(cè)的行為。這是因?yàn)檩斎腚妷翰环€(wěn)定。如果毛刺、電壓尖峰和交流分量等變化保持在容差范圍內(nèi)，任何設(shè)備都將準(zhǔn)確運(yùn)行。一個(gè)好的印刷電路板設(shè)計(jì)必須通過(guò)適當(dāng)放置去耦和旁路電容器來(lái)解決系統(tǒng)內(nèi)電源噪聲，從而確保平穩(wěn)的輸入電壓。

目錄

1.為什么需要去耦？

1.1芯片的電源靈敏度

1.2什么是去耦電容？

1.3什么是旁路電容？

1.4去耦電容和旁路電容有什么區(qū)別？

2去耦電容的用途是什么？

3什么類(lèi)型的電容器用于去耦？

3.1電解電容器

3.2陶瓷電容器

3.3多層陶瓷 (MLCC) 表面貼裝電容器

4如何放置去耦電容器？

5如何選擇去耦電容的值？

5.1數(shù)字PDN去耦電容的大小如何選擇？

5.2模擬PDN去耦電容的大小如何選擇？

5.3如何根據(jù)PDN阻抗選擇去耦電容的大?。?/span>

6如何選擇旁路電容的值？

去耦提供了一條從電源到地的低阻抗路徑。因此，選擇低電感但高值的電容器（低阻抗）非常重要。

電容耦合對(duì)電流返回路徑的影響。

下圖描繪了正極和負(fù)極電源。它顯示了高性能放大器的電源抑制（PSR）如何隨頻率在20 dB/decade左右而惡化。在直流電壓下約90 dB時(shí)，PSR在較高頻率下迅速下降，這意味著電源線上的多余能量與輸出耦合。這就是為什么必須避免高頻能量進(jìn)入IC的原因。它可以通過(guò)合并電解電容器（用于低頻去耦）和陶瓷電容器（用于高頻去耦）來(lái)實(shí)現(xiàn)。。

高性能運(yùn)算放大器的電源抑制與頻率。圖表來(lái)源：ADI

數(shù)據(jù)表中不一定指定電源抑制規(guī)范。但是您總能在數(shù)據(jù)表的應(yīng)用部分找到推薦的電源去耦電路。通常應(yīng)始終遵循這些建議，以確保設(shè)備正常運(yùn)行。

IC 對(duì)電源波動(dòng)的敏感度由電源抑制比 (PSRR) 或 PSR（以 dB 為單位）表示。PSRR 是輸出電壓的變化與電源電壓的變化之比。

去耦電容放置

去耦電容器是一種能夠以局部方式存儲(chǔ)能量的無(wú)源元件。由于其性質(zhì)，充電和放電需要時(shí)間。它可以防止電壓的快速變化，通過(guò)提供適當(dāng)?shù)闹绷麟娫磥?lái)保護(hù)系統(tǒng)或 IC。

去耦電容并聯(lián)在電源和負(fù)載/IC 之間。為了抑制每個(gè) IC 的電壓干擾，它們必須放置在本地，即盡可能靠近 IC。所有配電網(wǎng)絡(luò)都有實(shí)際的阻抗和電感來(lái)防止電流的瞬時(shí)供應(yīng)，去耦電容器控制電壓供應(yīng)驟降和振鈴并確保電路電壓的穩(wěn)定性。

旁路電容放置

旁路電容器用于通過(guò)將噪聲旁路到地來(lái)防止噪聲進(jìn)入系統(tǒng)。它連接在電源電壓 (Vcc) 和接地 (GND) 引腳之間，以減少電源線上的電源噪聲和電壓尖峰。

去耦電容器存儲(chǔ)能量并將其耗散回電源軌以保持電流的平穩(wěn)流動(dòng)。旁路電容器提供交流信號(hào)返回路徑以在電源和接地軌之間切換。

去耦電容和旁路電容的區(qū)別。

考慮到它們的用途和功能，旁路和去耦電容器可以互換使用。為任何設(shè)備供電時(shí)，主要目標(biāo)是提供一個(gè)相對(duì)于輸入電源接地極低阻抗的路徑。一些顯著的差異是：

• 旁路電容器用于為高頻噪聲信號(hào)提供低阻抗分流路徑。它們確保高頻噪聲在流入整個(gè)電路之前得到緩解，從而導(dǎo)致電路故障和電磁干擾問(wèn)題。另一方面，去耦電容器用于穩(wěn)定電壓變化。

• 對(duì)于低阻抗分流的功能，單個(gè)電解電容就足夠了，但為了穩(wěn)定信號(hào)，需要兩種不同類(lèi)型的電容。

旁路電容和去耦電容的區(qū)別

去耦電容器用于隔離或去耦兩個(gè)電路。換句話說(shuō)，它們將交流信號(hào)與直流信號(hào)分離，反之亦然。

• 在輸入電壓下降的情況下，去耦電容器為 IC 提供足夠的電源以維持電壓電平。

• 在電壓升高的情況下，去耦電容可以防止過(guò)電流流過(guò)IC，以保持電壓穩(wěn)定。

較大的電解電容器（1 至 100 μF）用于去耦低頻噪聲。這些電容器充當(dāng)電荷庫(kù)來(lái)滿足電路的瞬時(shí)充電要求。此類(lèi)電容器不應(yīng)放置在距離 IC 超過(guò) 2 英寸的地方。由于所有電解電容器都是有極性的，因此它們不能承受超過(guò) 1 伏的反向偏壓而不損壞。它們具有相對(duì)較高的泄漏電流，這取決于設(shè)計(jì)、電氣尺寸和額定電壓與施加的電壓。盡管如此，泄漏電流不會(huì)顯著影響去耦。

低電感表面貼裝陶瓷電容器 (0.01 μF – 0.1 μF) 用于去耦高頻電源噪聲。這些電容器直接連接到 IC 的電源引腳。

用于高頻去耦的低電感陶瓷電容器

陶瓷電容器體積小，損耗低。它們具有較寬的溫度耐受性、低 ESR/ESL、穩(wěn)定性、可靠性，并且可以承受較寬的電壓范圍。X7R、Z5U 和 Y5V 電容器類(lèi)型可提供高達(dá)幾 μF 的值，具有高介電常數(shù)和高達(dá) 200 V 的額定電壓。 X7R 型陶瓷電容器是首選，因?yàn)樗@示出較小的電容變化作為直流偏置電壓的函數(shù)與 Z5U 和 Y5U 相比。

此外，還使用 NP0 (COG) 陶瓷電容器（0.1 μF 或更?。?yàn)樗鼈兙哂休^低的介電常數(shù)配方和低電壓系數(shù)。

由于其低電感設(shè)計(jì)，MLCC 用于 10MHz 或更高頻率的旁路和濾波。

為了更有效，所有去耦電容器必須直接連接到低阻抗接地層。建議使用短走線連接這些電容器或過(guò)孔以最小化串聯(lián)電感。

去耦電容器的放置至關(guān)重要，因?yàn)樗鼤?huì)降低電源軌的阻抗。理想情況下，它應(yīng)該最大化電容并最小化電阻和電感。像 IC 之類(lèi)的組件依賴于它們的輸入電壓在運(yùn)行時(shí)盡可能穩(wěn)定。

• 去耦電容器應(yīng)盡可能靠近 IC 放置，因?yàn)樗ㄟ^(guò)濾除任何過(guò)多的噪聲來(lái)保護(hù)這些敏感芯片。它們離得越遠(yuǎn)，它們的效率就越低。

• 

在左圖中（如上圖所示），電源引腳和地的連接盡可能短。這是最有效的安排。在右圖中（如上圖），PCB 走線可能會(huì)形成環(huán)路而導(dǎo)致干擾問(wèn)題。由于 PCB 走線的電感和電阻過(guò)大，這種安排的效果較差。

• 始終在電源和負(fù)載/IC 之間并聯(lián)連接去耦電容器。

• 將電容器與輸入和輸出信號(hào)走線串聯(lián)可消除輸入和輸出信號(hào)中的低頻瞬變。

• 將電容器與電阻器并聯(lián)可降低高頻 EMI。

• 當(dāng)使用過(guò)孔到達(dá)電源層時(shí)，將電容器連接到組件引腳，然后連接到過(guò)孔以確保電流流過(guò)電源層。

• 

• 去耦電容器對(duì)于隔離模擬和數(shù)字信號(hào)也很有效。它是通過(guò)在 AC 和數(shù)字 PCB 接地端之間連接一個(gè)電容器來(lái)實(shí)現(xiàn)的。

• 確保電源層和接地層連續(xù)且相鄰：放置靠近 IC 電源和接地引腳的電容器至關(guān)重要。它使接地層和電源層的電路路徑盡可能短。

• 相鄰電源和地平面的對(duì)稱放置：相鄰的電源和地平面應(yīng)對(duì)稱放置。還建議盡量減少平面和去耦電容器之間的層數(shù)。

有關(guān)為 BGA 和電源總線放置去耦電容器的更多信息，請(qǐng)閱讀PCB 設(shè)計(jì)的去耦電容器放置指南.

電路中使用的電容器數(shù)量取決于電源和接地引腳的數(shù)量以及存在的 I/O 信號(hào)。根據(jù)信號(hào)帶寬或工作頻率選擇具有足夠高自諧振頻率的去耦電容器。

了解自諧振頻率：電容器在此頻率之前保持電容性，并在高于此頻率時(shí)開(kāi)始表現(xiàn)為電感器。去耦電容器的阻抗在頻率 ω =1 / √LC 處達(dá)到最小阻抗。該頻率稱為去耦電容器的諧振頻率。

較低的電容和較低的電感產(chǎn)生較高的諧振頻率。通過(guò)選擇較小的表面貼裝組件可以獲得較高的自諧振頻率，因?yàn)橥ǔ］^小的組件封裝具有較低的寄生電感。

低頻噪聲去耦電容值應(yīng)介于 1 μF 至 100 μF 之間。高頻噪聲去耦電容應(yīng)介于 0.01 μF 至 0.1 μF 之間。

• 低等效串聯(lián)電阻 (ESR) 和等效串聯(lián)電感 (ESL)：由于電容器需要快速提供電流，因此請(qǐng)選擇 ESR 和 ESL 較低的電容器。

• 更小的封裝尺寸：緊湊型電容器的好處是可以減小回路尺寸，從而進(jìn)一步降低電感。

去耦電容的大小是根據(jù)阻抗來(lái)評(píng)估的配電網(wǎng)絡(luò) (PDN)以及開(kāi)關(guān)IC所需的電荷。評(píng)估準(zhǔn)確的電容器尺寸并正確放置它有助于減少 PDN 上的紋波和噪聲。

根據(jù)開(kāi)關(guān)期間消耗的電流和 IC 電壓計(jì)算去耦電容器尺寸。

這里的： Trise是上升時(shí)間，V是 IC 電壓，ΔI 是消耗的電流。

筆記：如果信號(hào)帶寬小于去耦電容的自諧振頻率，則上述公式有效。信號(hào)帶寬由下式給出：（0.35/信號(hào)上升時(shí)間）。

為模擬IC提供穩(wěn)定電源時(shí)，去耦電容不斷充放電，為模擬IC工作提供穩(wěn)定電源。

模擬 IC 的去耦電容器的大小由下式給出：

IC 汲取的電流是 IC 電壓和頻率的遞增函數(shù)。

其中： f 是頻率，V是 IC 電壓，I 是汲取的電流。

去耦電容及時(shí)提供所需的電荷，降低整個(gè) PDN 的輸出阻抗。實(shí)際上，去耦電容器僅在特定頻率范圍內(nèi)有效。實(shí)際去耦電容的阻抗隨著頻率的降低呈線性下降，隨著頻率的增加而增加。實(shí)際去耦電容器阻抗的這種增加是由于去耦電容器的寄生電感造成的。

還讀到，如何減少PCB布局中的寄生電容。

確定去耦電容器尺寸的最佳方法之一是基于目標(biāo) PDN 阻抗。

去耦電容的大小取決于所需的電壓紋波、目標(biāo) PDN 阻抗和目標(biāo) PDN 電壓。

其中： f 是頻率，V是 IC 電壓，Vripple是電壓紋波，ZPDN是目標(biāo) PDN 阻抗。

目標(biāo) PDN 阻抗和 PDN 紋波電壓是電容的函數(shù)，因此解決起來(lái)非常復(fù)雜。計(jì)算“C”需要多次迭代。上面的公式更準(zhǔn)確，因?yàn)樗梢越Y(jié)合去耦電容器的諧振頻率和由于寄生電容引起的諧振的影響。PCB布局.

在計(jì)算時(shí)ZPDN對(duì)于不同的 C 和 f 值，我們得出 C 的最佳值以獲得最低ZPDN適用于所有頻率范圍。

筆記：IC 數(shù)據(jù)表中始終提供要使用的去耦電容值。

另請(qǐng)閱讀我們的文章指定您的受控阻抗要求.

加入電路的電容器的電抗應(yīng)小于并聯(lián)電阻的1/10。電流總是走最低電阻的路徑，所以如果你想將交流信號(hào)切換到地，電容應(yīng)該有一個(gè)較低的電阻。要使用的旁路電容器的電容值為：

其中： f 是頻率，XC是電抗。“f”取決于電路板的工作頻率。

電容器是用途最廣泛的組件之一PCB組件，它們最重要的功能之一是解耦。事實(shí)上，您電路板的信號(hào)和電源完整性很可能取決于您放置去耦電容器和旁路電容器的效果如何。